mc_012345678的博客

原创 今天早上电脑浏览器突然连不上网了，但是微信QQ却可以正常用，在百度上搜到这位博主分享的方法，解决了我的问题，不知道为什么不能给他点赞评论，所以就把这个解决方法记录在这里啦，方便以后找呢

原创 IP核的创建(以PLL实验为例)

Next，直至出现图10所示的界面，选中文件my_pll_inst.v(文件my_pll_inst.v是调用IP核的端口)，单击Finish按钮完成整个IP核的创建。由于我用的开发板的晶振时钟频率为50MHz，因此，在图4所示界面中修改成50MHz，其他的默认不动，单击Next，进入图5所示界面。⑦ 图6是配置输出时钟的界面，设置第一个时钟频率。⑧ 在图7中设置第二个时钟频率，使能c1时钟信号，将c1时钟设置为100MHz，时钟相位设置为180（为了演示时钟相位的作用） ，然后单击。

原创 基于FPGA的可调数字钟设计

在此特别感谢哔站up主甘第发布的FPGA企业实训课（基于FPGA的数字钟设计）教学视频，让一个FPGA小白开始了第一个FPGA设计开发流程。本设计参考了这个教学视频，在此基础上添加并修改了一些代码，完成了这个小小的不带任何功能的数字时钟。 初次学习FPGA，初次学习发布博客，如有错误，请指正！！！ 一、设计功能本设计主要实现可调的数字时钟。具体功能如下：（1）首先实现的功能是：秒计时到59后，分钟加1；分钟计时到59后，小时加1；小时计时到23后，复位，