DDS主要是通过查找表的方式,生成正弦或者余弦信号,在信号处理中用于混频,频谱搬移的处理。DDS的关键设计包括频率控制字的计算,SFDR(无杂散动态范围)以及输出位宽等。
内部原理如下:
频率控制字计算公式如下:
FSW = Fout/Fclk*2^N
如果系统时钟为122.88M,累加器位宽为32bit,希望输出的频率为1M,这频率控制字计算为:
FSW= 1M/122.88M*2^32
如此生成FPGA的IP核以后,在源文件的vhd文件中找到对应接口,连上时钟和频率控制字就可以实现正选波的输出了。