[复习] SCAU-计算机组成原理

第二章：运算方法与运算器

2.1数据格式

2.1.1 浮点数

十进制：N = 10^E.M

二进制：N = 2^e.M

• M称为浮点数的尾数，是一个纯小数
• e是比例因子的 指数
• 2/10 称为 基数

2.1.2 数的机器码表示

• 书写的数：真值，即带正负的十进制数值
• 在机器中表示的数字：机器码，包括原码，反码，补码

---

对于所有的机器码，第一位都是表示符号位，0表示正数，1表示负数

原码

• 正数，真值前面加一位值为0的符号位

• 负数，真值前面加一个值为1的符号位

反码

• 正数，与原码相同
• 负数，除了符号位，其余位数取反

补码

• 正数，与原码相同
• 负数，反码+1

移码

补码符号取反，但表示范围还是和补码相同。

• 判断大小，把移码当作无符号数，只比较数值部分即可知道大小

  • eg算8位
  • 最大正数移码为11111111，其补码为01111111，符号位为0表正数，1111111表最大数值
  • 最小负数移码为00000000，其补码为10000000，符号位是1表负数，0000000表最小数值

• 设𝑚为位数，e为阶码，浮点数=m∗2e，其中阶码是用移码表示

  • 阶码也是有正负的

  • 当阶码为移码时，能在 无符号情况 下，比较浮点数的大小

  •   原码中，11111111为最小的负数，00000000为正0 ，此时最小的负数 > 正0，不符合逻辑❌
    

  •   移码中，11111111变为00000001，00000000变为100000000，此时正0 > 最小的负数，正确✅
    

表示纯整数范围（n+1位机器码，n位表数字，1位表符号）

• 原码: -(2^n - 1) ~ (2^n - 1)，有正0和负0，负数正数各2^n-1个，再加两个0
• 反码: -(2^n - 1) ~ (2^n - 1)，有正0和负0，负数正数各2^n-1个，再加两个0
• 补码: -(2^n) ~ (2^{n-1)，只有一个0，负数有2}n个，正数有2^n-1个
• 共同点，对于总共有n+1位的数，都有2^n*2种结果，多出来的一位表示符号位

2.1.3 BCD8421

• 从0000～1001这10个数（！仅仅只有10个数），对应0～9这10个十进制数字
• 如果相加结果大于等于10，即大于等于1010，最终结果需要加上0110，即加上6，并模10000，消去溢出，只取后4位

2.1.4 奇偶校验

包含校验位和信息位在内的所有1的个数为奇数个/偶数个

2.2 定点加减法

2.2.1 补码加减法

• 求负数补码（求补法）：负数的原码，从右到左扫描到第一个1，该1左边取反，不包括符号位
• 求相反数补码：数的原码，从右到左扫描到第一个1，该1左边取反，包括符号位

2.2.2 溢出

检测溢出的办法

• 变形补码，即双符号位
• 正数符号位变00，负数符号位变11
• 正数相加发生正溢时，符号位变01
• 负数相加发生负溢时，符号位变10

2.3 定点乘法

2.3.1 补码乘法

间接法：有数x和数y

1. 算前求补，先算出操作数的绝对值（是正数，可以看作没有符号位的原/补码）
2. 计算积的绝对值（也是正数，可以看作没有符号位的原/补码），对符号位进行异或，求出积的符号位
3. 算后求补，根据积的值和符号位，结合出积的原/补码。加上符号位即为积的原码（无论正负）。
4. 如果符号位为正，直接加上符号位0；如果符号位为负，需要利用求补法求出积的补码。

第三章：储存系统

3.2 SRAM

SRAM的储存元是一个触发器flip-flop，具有两个稳定的状态。

3.3 DRAM

DRAM简化了SRAM的结构，当电容充满电则代表储存了1，当电容器放电没有电荷时代表储存了0。

• DRAM读出的时候破坏了电容上储存的信息，需要重新充电，即刷新
  • 刷新以行为单位
  • 分为集中式刷新 和 分散式刷新
  • 集中式刷新即一起刷新所有行，但持续的很长一段时间不能进行读写操作，这段时间被称为“死时间”
  • 分散式刷新即每一行的刷新操作被均匀的分配到刷新周期当中去，刷新周期整除所有行数时，需要往小取，保证刷新周期能把所有行数都刷新一次避免数据丢失

3.4 ROM

3.5 并行处理器

3.5.1 双端口储存器

同一个储存器，但具有两组独立的读写控制电路，并行独立的进行操作

PS，需要解决读写冲突问题，即不能同一时间访问同一单元

3.5.2 多模块交叉储存器

储存器中采用线性编址

• 设模块字长等于数据总线宽度，设模块储存一个字的周期为 T，总线传输周期为 t，存储器的交叉模块数为 m，需要满足 T ≤ mt

3.5.3 高速缓存 即cache

3.6 cache储存器

3.6.1 概述

参考 ：https://blog.csdn.net/u014470361/article/details/80060701

定义：cache是一种高速缓冲储存器，为了解决CPU和主存间速度不匹配的问题

特点：全由硬件调度，对用户来说是透明的

PS：CPU和cache间的数据交换以字为单位，cache和主存间的交换以块为单位，一个块由若干个字组成，且是定长的

说白了，CPU要读数据首先是在cache中读，如果cache命中，也叫cache hit，CPU就可以极快的得到该地址处的值。如果cache miss也就是没命中，它就会通过总线在内存中去读，并把连续的一块单元加载到cache中，下次好使用。

cache命中率

Ne为cache完成存取的总次数，Nm为主存完成存取的总次数。

h越接近1越好，r的值在5～10之间为宜。

3.6.2 主存和cache的映射

定义：cache容量很小，而主存容量很大，cache每次保存的内容只是主存的一个子集。cache和主存间是以块为单位进行数据交换的，将主存地址按照某种方式定位到cache中叫地址映射。

cache中数据块称为行，主存中数据块称为块，这里“块“和”行“是等长的。

每个块/航又由2^w个连续的字组成。

• 全相联映射

  • 定义：CPU给出访问地址后，也将地址分为两部分（块号和字，块号存放在cache的tag标记中），比较电路块号与Cache 表中的标记进行比较，相同表示命中，访问相应单元；如果没有命中访问内存，CPU 直接访问内存，并将被访问内存的相对应块写入Cache。
  • 特点是主存的一个块可以复制到cache中的任意一行
  • 地址格式：s+w，标记+字地址
  • 
  • 

• 直接映射

  • 定义：一对多，利用取模的办法，进行匹配。cache容量16字，主存容量256字，则地址
    2，18，34……242等都存放在cache的地址2内，如果第一次2在cache中，下次访问34内容，则不管cache其他位置的内容访问情况，都会引起2块内容的替换。
  • 地址格式：（s-r）+r+w，块标记+行地址+字地址
  • 
  • 

• 组相联映射

  • 定义：前两者的结合。组间采用直接映射方式，组内采用全相联的映射方式。
  • 地址格式：(s-d)+d+w,区号/标记+cache分组组号+字地址
  • 
  • 

第四章：指令系统

4.1 概念

指令分为：

• 微指令 ---- 属于硬件
• 机器指令 ----- 介于两者之间，简称为指令，每一条指令可完成对立的算术运算
• 宏指令 ---- 属于软件

指令系统：是一台计算机中所有机器指令的集合，也称为指令集

CICS：复杂指令系统计算机, “C” for “Complex”

RICS：简单指令系统计算机, “R” for “Reduced”

4.2 指令格式

指令格式 ：操作码OP + 地址码

• 操作码：对每一条指令都要规定一个操作码
• 地址码：指明有几个操作数地址，称该指令为几操作数指令或几地址指令

PS，特别的，对于二地址格式指令，还需要分RR，RS，SS类型（由快到慢），R for register寄存器，S for storage储存。

指令字长度：一个指令字中包含二进制代码的位数即为指令字长度。

机器字长：计算机能处理的二进制数据的位数。

故分为半字长指令，单字长指令，双字长指令等…

4.3 xxx

4.4 寻址方式

4.4.1 指令寻址

• 顺序寻址
• 跳跃寻址

4.4.2 操作数寻址

EA为有效地址