超高频电子标签芯片设计的关键问题

引言：本文就超高频电子标签芯片设计方面的关键技术进行了原理分析和探讨，并阐述了解决这些关键问题的一般原则，以及为一些关键问题的解决提出了新的思路和方法。

作者：周承捷  王光春
  随着电子标签应用的不断发展和成熟，在物流、商品防盗、商品防伪、生产管理和食品安全等领域迫切需要远距离读写、具备防冲突功能的超高频电子标签产品，而目前国内使用的超高频电子标签产品主要还是以进口为主。因此，超高频标签的设计开发日益受到重视。
  一个超高频电子标签的简单示意图如图 1所示，主要由三个部分构成：射频接口、逻辑控制和 EEPROM存储。下文将在简要介绍各部分功能、原理的基础上，对其中的一些关键电路模块的设计进行一些探讨。
射频接口电路设计
超高频标签功能和高频标签相同，两者根本的区别在于它们在读卡机上的作用方式： 13.56MHz高频标签工作在近场范围内，通过电感耦合方式从发射天线上获取能量和下行指令，用负载调制 (Load Modulation)的方法向读卡机返回数据；而 915MHz超高频电子标签由于工作在远场，只能通过电磁波的方式获取能量和命令，用一种称作反向散射 (Back Scatter)的方法返回数据。
反向散射的原理简单解释如下：发射天线产生的高频信号以电磁波发散到整个空间，当它遇到标签天线时，会发生散射，散射能量一部分会返回到发射天线。对标签电路参数进行调制可以改变天线的等效散射面积δ (散射功率 /发射功率密度 )，如果发射天线又能够捕捉到这部分返回的信号，就能恢复标签的调制数据。另一方面，当天线辐射阻抗和芯片负载匹配时，这部分原本会散射的能量又能被负载完全吸收，成为标签工作能量的来源。
  可以用一个通俗的比喻来描述超高频电子标签的工作情形：在接受信号和能量时，它的作用相当于一台不用电池，只靠空气中的电波就能收听节目的收音机；而在返回数据时则类似于一架在雷达监视下的飞机，当它侧飞和平飞时，由于对雷达探测电波的反射面积不同，从而在雷达显示屏上显示出不同的大小，或者隐蔽得好的话有时雷达上就什么也看不到。
  上面的例子也很好地提示了超高频标签设计中可能遇到的几个主要问题：发射天线的信号在整个空间自由发散，因此标签天线上只能获得微弱的信号，其中还包含了各种各样的干扰，如何从中获得正确的信息？更具挑战性的是，还要从这一点微弱的信号中获取足够多的能量，使你的收发机不要电池也能工作。
  先考虑第一个问题，即信号恢复的问题。电子标签一般要从读卡机获得两方面的信号：命令和时钟。前者保证读卡机对标签的控制，后者保证标签按照约定的时序返回数据。对于命令，相关的规范已试图减轻该问题的严重性，规定读卡机方面以较低的速率 (40Kbit/S)发出命令，这样载波和其他干扰就容易被滤掉，使得后续的基带处理较为容易。对于同步时钟的恢复，高频标签中一般直接从载波中提取时钟。但对普通 CMOS工艺来说直接处理 915MHz到2.4GHz这样的射频信号极具挑战，但换一个思路，我们也许可以用一个片上振荡器产生时钟，控制振荡器的频率在允许误差范围 (10%)以内，也可以实现正常返回。
接下来的问题是如何保证片上振荡器准确跟踪载波频率。我们采用的方法是利用下行命令中的一个帧头 (一组特定的违例编码 )作为基准，将振荡器频率和帧头 (经检波的基带信号)进行比较，根据比较结果对振荡器进行相应调节，直到误差达到规定范围。
  对于工作电源的获取，主要存在两方面的困难：一是读卡机发射的能量散布在自由空间，功率密度低，为提高能量吸收效率，希望尽量 100%地吸收。二是天线信号十分微弱，整流电路能不能保证得到足够高的电压，也就是要尽可能降低整流电路的电压损失。提高功率吸收效率首先要解决天线匹配问题。天线的匹配包括选择合适的天线形状和尺寸，例如常见的 λ/2环形偶极子天线，令其与工作频率达到谐振，以获得较高的天线增益，或者说使天线的有效吸收面积最大，从而吸收的能量最多。同时，为了使照射到天线上的能量被完全吸收，还应当使芯片的等效输入阻抗和天线辐射阻抗精确匹配。由于芯片的等效阻抗随频率和输入功率的变化而变化，同时受到半波整流以及散射调制的影响，很难对其进行准确的估算，而且在高频情形下，各种工艺参数的分散性也会对芯片特性电阻的一致性产生不可忽视的影响。这种情况下，试图在芯片上设计一个匹配网络来解决阻抗匹配问题不仅增加成本，而且对工艺稳定性提出了过于苛刻的要求。因此，我们决定将阻抗匹配问题留在封装环节通过对天线的特殊考虑来解决。由此我们希望找到一种特殊形式的天线，在保证谐振的前提下，其特性阻抗可以有较大的调节范围。为此，我们对传统的环形偶极子天线做了改进，将偶极子天线环路从中间断开，通过调整天线、长度宽度以及断开距离就可以在很大范围内相对独立地调节天线的辐射阻抗的各个参数。天线形式如图3所示。

电磁模拟表明当 L1或L2尺寸增大时，特性阻抗的实部 (电阻 )和虚部 (电抗 )同步增加；当只改变 L3时，电阻基本保持不变，而电抗随之快速降低。可见，上述偶极子天线对特性阻抗的调整不仅简便易行，而且提供了相当大的自由度，有助于我们将天线调整到需要的任意阻抗值，同时天线的增益受到的影响却很小。

其次是整流电路的设计。当涉及到 900MHz高频信号时，寄生电容的影响十分严重，因在超高频情况下，微小的并联电容也会对有用信号产生相当大的分流；整流管的开关速度如果跟不上载波速度，信号会阻塞和失真，同时整流效率低下。另外，整流管的正向导通电压，还会造成较大的电压损失。这种情况下，使用肖特基管是一个较好的选择，可以充分利用肖特基寄生电容小，开关速度快，正向导通压降低，电流密度大的优势，具体电路如图 4所示。我们最后选择 Chartered做这次 MPW流片也是因为他们能提供肖特基工艺器件。

经过前道射频接口电路的处理，已经从 900MHz时钟中获得了工作电源，命令信号和工作时钟，后面的控制和存储器电路只要处理一些低频信号。

 

数字控制电路设计

数字逻辑电路的设计和高频标签没有太大的区别，但是考虑到超高频电子标签能量获取的困难和电源电压低、不稳定的特点，超高频标签的设计中也需要采取了一些特别的措施。

其一是在一些时序较紧的电路如移位寄存器和同步计数器等，考虑时钟线延时可能带来的“数据穿通”等问题，建议对关键电路尽可能采用双时钟驱动的 D触发器来构建。就是将主锁存器和从锁存器的时钟拉开 1/4个时钟，这样接收输入和输出翻转的沿口被故意错开，使得两个动作分开进行，从而上级的输出稳定前只能影响下级输入却无法对下级的输出造成干扰。同步计数器也可以改用异步的行波计数器。

另外在防冲突算法上也希望尽可能简单。防冲突算法的实现，主要依赖一个内部随机数发起器。随机数发生器的一个实现途径是尽可能寻求那些在设计一个稳定电路时曾竭力避免却又始终难于摆脱的电路或工艺参数上的扰动，诸如阈值的变化、热噪声和衬底噪声、 MOS管输出电阻的分散性、匹配上的误差、高次谐波，甚至有意对它们进行放大，从而得到一个最随机的输出。

超高频电子标签的防碰撞仲裁采用了一种分配标签循环发射和时隙的机制。一个循环由多个时隙组成。每个时隙有一个足够长的持续时间以便阅读器接收标签的响应。一个时隙实际的持续时间由阅读器来决定。

在无 RF射频场时，标签处在“射频场关闭”状态。当标签进入一个阅读器的激励场时，经过一个上电复位流程后即进入到“ Ready就绪”状态。

阅读器通过发送 Init_round命令或Init_round_all命令来初始化标签数目的普查或碰撞仲裁过程。标签接收到Init_round命令，随机选择一个响应的时隙，但并不马上开始发送。一轮多标签读取中的时隙数被称为轮询周期，由阅读器来决定，并由 Init_round告知于标签。初始的轮询周期由用户决定。在随后的子流程碰撞仲裁过程中，阅读器基于本轮查询中的碰撞次数动态地选择一个最佳的轮询周期作为下一轮的轮询周期。碰撞的次数是阅读器发出的射频场中处于激活状态的标签数目的函数。在收到 Init_round命令时，标签选择一个响应的时隙，响应时隙选择的依据是一个伪随机数发生器产生的结果。如果标签选择了第 1个时隙，它将等待一个界于 0~7个周期的随机延迟时间后才作出响应。

如果标签选择的时隙号大于 1，它将保留其时隙号并等待更进一步的命令。

 EEPROM存储器设计

超高频标签存储器设计面临的最大挑战在于较低的电压，而限制 EEPROM电压降低的一个关键在于电荷泵，它负责将电源电压转化成 15V左右的编程电压。目前市面上单纯的 EE存储器芯片的最低工作电压为1.8V，而在超高频电子标签中，能获得的电压更低 (1V左右 )，在极限工作距离下更甚。此时如果采用 Dikson电荷泵基本上已经不能工作，即使勉强动起来，耗费面积之大，效率之低也是让人无法接受。有人采用对整流电源倍压的方法 (通过一种简单的二级电荷泵 )，抬高整体工作电压的方法来解决这个问题，但这样做带来的高功耗和各种干扰会导致高频标签的工作距离无法提高。人们尝试用 PMOS来代替 NMOS二极管，因为对电荷泵设计而言，独立的衬底电位消除了衬偏效应，传输高电压时不会有电压损失，这些PMOS的有利特性看起来是如此诱人。但是至今还没有看到业界在这方面取得什么重大的进展，已公开的方案不是需要特殊工艺支持就是没有什么实质性的性能提高。

该芯片的设计采用了与以往高频标签完全不同的电荷泵电路，其核心电路和相关波形图如下所示：

讨论电路稳态工作时一个时钟周期的工作情形，起始状态为 CP=0，NCP=0，ngcp＝1(高电平 =2×Vdd)，节点 IN已建立起一个稳定的基准电位 (最低电位 )V0。

第1步： CP上跳， Vin被上举到 V0+Vdd，而 Vout=V0+Vdd-.V， -.V代表电荷转移产生的电压损失。

第2步： ngcp下跳，由于之前 A电位最高为VA= V0+2×Vdd-.V(因A电位来自 OUT的充电，而 OUT最高电位为 Vin+Vdd=V0+2×Vdd-.V，并且这个最高电位发生在 NCP=1时，此时 ngcp为高 )，所以下跳后 VA最高 =V0-.V，所以 P1导通， In对Out充电，使 Vout=V0+Vdd。

第3步： ngcp上跳，VA= V0+Vdd -.V，P1截止，IN停止对OUT充电。

第4步： CP下跳，Vin=V0，P2打开将 VA充电到VA= V0+Vdd。

第5步： NCP上跳，Vout=V0+2 ×Vdd，P2打开，VA=V0+2×Vdd-.V。

第6步： NCP下跳，Vout下降到 Vout=V0+Vdd-.V。回到起始状态。

如此实现持续地抬高一个 Vdd电压的能力。该芯片的 EEPROM共采用 8对16级这样的电荷泵电路 (具体电路略)，以便在电源电压低至 1.0 V时，仍能提供足够高的编程电压。■

 （注：本文原文刊载于《集成电路应用》2010年第6期，转载请注明出处。）