- 博客(2)
- 收藏
- 关注
RSS订阅原创 Verilig中的inout究竟会被综合成什么？
在FPGA中除了最常用的input和output端口，还有另一种叫做inout的端口，这是一个双向端口，通常用inout来描述一个三态门。Vivado官方文档UG901()指出，无论三态缓冲器驱动的设备是内部总线还是外部总线，都是适用的。当综合器推断出一个三态缓冲器时，可能用不同的器件原语去实现：一个外部的引脚（OBUFT）或一个内部总线（BUFT）。从官方文档来看，inout所描述的三态缓冲器无论被驱动的设备在器件外部还是内部都是可综合的，本文将在Vivado平台中进行验证。
2023-08-09 19:46:29
2238
1
原创 Verilog中两种位宽声明方式在赋值和例化时的思考
Verilog中有大端和小端两种位宽定义方式，在赋值时需要注意两种方式的差异（反转数据或许用得着）。在进行例化时，值将会正常传递，但存储方式总取决于最外层的定义。
2023-03-17 22:05:01
2955
NIOS II中实现两级HC595级联驱动代码
包含c文件及头文件，方便移植。对于一级HC595或多级级联可进行参考，采用非精准定时,调试时可适当调整usleep值以达到最好的显示效果。使用时输入位选及段码即可。
2023-03-18
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人