Makefile 学习日记（六）——.c和.h不在同路径下的编译

现在我们已经能写同一文件夹下的较为自动化的Makefile了。但是如果.h/.c/.o分别在不同的文件夹下怎么搞呢？

今天研究.h/.o/.c分别存于不同文件夹的编译。

--------------------------------------------------------

原料：

1，文件夹source，包含前面例子所有的.c文件

2，文件夹include，包含与.c有关联关系的.h

3，文件夹debug，编译过程中自动生成，里面包含编译过程中的.o文件

4，Makefile文件

文件夹形式为

[root@bogon c1]# ls
include Makefile  source

Makefile文件内容

#ppp
#-------------变量定义
TARGET=main
CC=gcc
#把不同的路径赋给相应的变量
DIR_DEBUG=./debug
DIR_SRC=./source
DIR_IND=./include 

#把./source中的所有.c文件拿出来赋给变量SRC_PATH，包括.c文件的路径
SRC_PATH=$(wildcard ${DIR_SRC}/*.c)

#去掉SRC的路径，然后把所有.c文件后缀名，改为.o，最后把这些.o文件赋给变量
OBJ = $(patsubst %.c,%.o,$(notdir ${SRC_PATH}))

#把debug文件夹下的所有.o文件赋给变量
OBJ_PATH=$(wildcard ${DIR_DEBUG}/*.o)

${TARGET}:${OBJ}
        ${CC} -o ${TARGET} ${OBJ_PATH}
${OBJ}:
        ${CC} -c ${SRC_PATH} -I ${DIR_IND}

#使用shell函数，建立debug目录
        $(shell if [ -d $(DIR_DEBUG) ];then echo "exit";else mkdir debug;fi)
        mv  ${OBJ} ${DIR_DEBUG}/
clean:
        rm -rf ${TARGET} debug
all:
        @echo ${SRC_PATH}
        @echo ${OBJ}
        @echo ${OBJ_PATH}

编译：

[root@bogon c1]# make
gcc -c ./source/printfun.c ./source/main.c ./source/methed.c -I ./include
mv  printfun.o main.o methed.o  ./debug/
gcc -c ./source/printfun.c ./source/main.c ./source/methed.c -I ./include
exit
mv  printfun.o main.o methed.o  ./debug/
gcc -c ./source/printfun.c ./source/main.c ./source/methed.c -I ./include
exit
mv  printfun.o main.o methed.o  ./debug/
gcc -o main ./debug/printfun.o ./debug/main.o ./debug/methed.o

 

[root@bogon c1]# make all
./source/printfun.c ./source/main.c ./source/methed.c
printfun.o main.o methed.o
./debug/printfun.o ./debug/main.o ./debug/methed.o

可以看出：

 

1，  ${SRC} = ./source/printfun.c ./source/main.c ./source/methed.c

${OBJ} = printfun.o main.o methed.o

${OBJ_PATH} =./debug/printfun.o ./debug/main.o ./debug/methed.o

2，我们使用【预置条件1,2,3】时是用的${OBJ} ，不要用成${OBJ_PATH}了

3，具体编译命令执行时如 gcc -c xxx.c 这个xxx是要带路径的.c，所以使用变量时要注意

4，具体编译命令执行时如 gcc -o main xxx.o这个xxx也要是带路径的.o，所以要注意
5，-I ./include 的意思是编译时可以在./include内找所需要的【前置条件】文件，如果没有这句话的话就会出编译错误如下：

[root@bogon c1]# make
gcc -c ./source/printfun.c ./source/main.c ./source/methed.c
./source/printfun.c:1:22: fatal error: printfun.h: No such file or directory
 #include "printfun.h"
                      ^
compilation terminated.
./source/main.c:1:18: fatal error: main.h: No such file or directory
 #include "main.h"
                  ^
compilation terminated.
./source/methed.c:1:20: fatal error: methed.h: No such file or directory
 #include "methed.h"
                    ^
compilation terminated.
make: *** [printfun.o] Error 1

6，【目标】为${OBJ}的执行过程目前还不是很清楚，后面研究。其实就是上章说的makefile的隐式规则我还不太清楚，后续得专门研究下。

7，gcc的编译参数目前也只知道个别的如 ：

1> -o xxx 表示输出xxx

2> -c xxx.c表示对xxx.c进行编译，默认生成xxx.o，如果改为 -o 1.o -c xxx.c那么就会把xxx.c编译成1.o

3> -I 这个东西目前还没有搞清楚到底是 gcc的参数还是 Makefile本身的参数。。

所以后续还得研究下跟Makefile相关的参数，不管是gcc自己的还是Makefile本身的。

8，总之，我们已经能自己写看起来比较高大上的makefile了，也应该基本能看懂一些比较复杂工程的Makefile了。但是不够啊，还有很多要研究，比如参数，函数，隐式规则，调用。调用应该是重点啊，否则大型的Makefile是写不出来的。。。。。。

加油吧！共勉吧！努力吧！我相信我们应该都有些许收获了。