mqliutong-CSDN博客

转载 [FPGA][Quartus]代码保护-生成网表文件

quartus软件生成网标文件保护代码

2015-12-10 11:13:27 3878

原创 [Verilog]个人.v文件书写规范

verilog文件个人书写规范

2015-12-09 15:45:02 4903

原创 [FPGA][硬件课设]基于Nexys 4的智能小车系统

硬件课设

2014-07-12 10:35:44 4826 9

原创 [Debug]ISE软件中遇到的错误与警告分析总结

debug时遇到的一些警告和错误记录，及其解决办法

2014-06-21 00:24:48 9323

硬件课设-智能小车-FPGA

硬件课设选择了基于Nexys 4开发板的小车课题，也是想以此来锻炼自己并积攒一些有关于FPGA Verilog HDL方面的知识和经验。算是自己接触的第一个硬件工程吧，最终结果出来后自己还是比较满意的，这个是其总结文档。

2015-12-10

FPGA 红外接收

基于FPGA的红外接收代码解码的关键是如何识别"0"和"1"，从位的定义我们可以发现"0"和"1"均以0.565mS的低电平开始，不同的是高电平的宽度不同，"0"为0.56mS，"1"为1.68mS，所以必须根据高电平的宽度区别"0"和"1"，如果从0.565mS低电平过后，开始延时，0.56mS以后，若读到的电平为低，说明该位为"0"，反之则为"1"。

2014-06-20

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人