modelsim仿真时,有Hiz值或输出为红线时的一种可能原因
关于modelsim中出现红线或有值为Hiz的问题最近在写verilog,写了一个多模块的工程并仿真,但遇到这样一个问题:自己设置的时钟信号能够正常变化,顶层的输入正常,但复位信号rst的值一直为Hiz,输出的值也为x,波形图显示为一条红色直线。解决问题在csdn上翻看了大量大佬的文章并自己试着修改之后发现了问题所在:仿真时,我只是将输入的值初始化了,并没有将输出的值也一并初始化,导致仿真时系统不知道输出的初值而判定为不定态,而不定态在仿真波形图中正是一条红色直线。在testbench文件中将输
原创
2021-11-15 21:35:43 ·
9410 阅读 ·
2 评论