神舟K470p I7 d2 BIOS完整文件
神舟K470p I7 d2 BIOS完整文件,供刷机用
BIOS Version: 1.00.03 KBC Version: 1.20 TEST55
Build Time: 10/27/11 13:22:25
SMPTE 259M相关协议,包括ITU EBU
包括SMPTE 259M/244M/267M/291M/125M RP 148/165
ITU BT 601-5 601-4 656-4 470-5 470-6 709-3 709-4
EBU 3267这是真正对SD 270Mbps信号的解释。
PAL-D其实这就是抄袭601
Broadcast Video Owner’s Manual可以让你对协议有一个全面的了解。
AVR ISP MEGA8
自制的AVR下载器STK500v2,详细说明参考
http://hi.baidu.com/benclarkkevin/blog/item/a5ac990093763fdf267fb5dc.html
CYCLONEIII的自制FPGA开发板
完整的原理图PCB工程,示例代码。
详细的说明请参见:
http://hi.baidu.com/benclarkkevin/blog/item/bfc72713e5d0395df919b8ed.html
usb-blaste DIY 自制USB BLASTER
使用FDTI245B+EPM240T100自制的USB-BLASTER。
CPLD中的代码为开源的Kolja Waschk。
包括原理图PCB的AD8.3工程,FDTI的烧写工具,EEPROM的配置。
详细参见:http://hi.baidu.com/benclarkkevin/blog/item/11b83639816fbb32b9998f43.html
WORD_WAVE_EXAMPLE
使用WORD画漂亮的时序图。这是例子文档,说明请参见
http://hi.baidu.com/benclarkkevin/blog/item/fd74a944c098d33acffca39b.html
VMware Workstation v6.5.Keygen FOR ACE
针对ACE应用的VMWARE Workstation ACE注册机,当前没有7.1的ACE注册机可用。配合Vmware Ace Management Server v2.x可组建企业安全计算机网络。
FOR WINDOWS.
USB AVR ISP 在VISTA x64下的驱动
这个驱动在avrlabtool_i386-win32-5_10.exe的安装包中,安装后可以在Program Files (x86)\USB AVR-Lab Tool\driver下找到。
不过因为数字签名认证不能加载,开机的时候按F8 选择
“禁用驱动程序签名强制”模式进入系统,就可以在AVR STUDIO中使用,不过这也是临时方案。
Vmware Ace Management Server Keygen Keymaker
原是Vmware Ace Management Server v2.0.0.45797 Keymaker.Keygen-Zwt.rar
Vmware Ace Management Server的CRACK太难找了,好不容易找到的。
而且发现这个能用在2.7版本的VMware-ACE-Management-Server-Appliance-2.7.0-261024上。此keymaker好像没有毒,如果你不放心推荐在sandboxie中运行。但ACE CLIENT生成的还是无效的。
EMA Timing Designer v9.0+lisence part2
Timing Designer EMA 9.0
因只能上传大小小于20M文件,固分为两卷。
安装LICENSE的时候与MODELSIM一样需要在环境变量中加入
LM_LICENSE_FILE
C:\Program Files\EMA\license.dat
可以使用分号表隔开之前的值。
EMA Timing Designer v9.0+lisence part1
Timing Designer EMA 9.0
因只能上传大小小于20M文件,固分为两卷。
安装LICENSE的时候与MODELSIM一样需要在环境变量中加入
LM_LICENSE_FILE
C:\Program Files\EMA\license.dat
可以使用分号表隔开之前的值。
QUARTUS II 9.0 Crack
此为骏龙版。
其中包含:
Crack_DSP_Builder_90.rar
Crack_ModelSim_SE_6.3d.rar
Crack_QII90.rar
DW8051核Verilog源代码和Datasheet
DW8051 is designed by synopsys, and its instruction cycle is 4 clock, which lead to about 3 times faster than Intel 8051 with the same oscillator frequency. I writed ram, rom, some other perpherals such as DES, RNG, and its testbench, and it worked all right!
包中包括,
DW8051完整的Verilog HDL代码
两本手册:
DesignWare Library DW8051 MacroCell, Datasheet
DesignWare DW8051 MacroCell Databook
三篇51论文:
基于IP 核的PSTN 短消息终端SoC 软硬件协同设计
Embedded TCP/ IP Chip Based on DW8051 Core
以8051为核的SOC中的万年历的设计
DW8051 Verilog Core Datasheet applications
DW8051 is designed by synopsys, and its instruction cycle is 4 clock, which lead to about 3 times faster than Intel 8051 with the same oscillator frequency. I writed ram, rom, some other perpherals such as DES, RNG, and its testbench, and it worked all right!
Annotated Solution Guide for Thinking in C++
Annotated Solution Guide for Thinking in C++ Vol1第二版课后题代码。我想有很多人在找它,共享给大家。这个东西应该在网上是找不到的。