8号线攻城狮-CSDN博客

原创总结

全双工（逻辑1: 2.4V–5V 逻辑0: 0V–0.5V）。TTL指双极型三极管逻辑电路，市面上很多“USB转TTL”模块，实际上是“USB转TTL电平的串口”模块。这种信号0对应0V，1对应3.3V或者5V，与单片机、SOC的IO电平兼容。

2024-02-02 15:41:27 330

1、输出纹波output Ripple不同负载率下的纹波表波形图（纹波、电流波形、开关波形…）2、动态响应Transient挂上一个突变的周期性负载，测试电源应对负载突变的能力3、负载调整率Load Regulation挂上不同的稳定负载，万用表测试输出电压的稳定性4、相位抖动Phase JitterJitter小一些比较好，比较稳定。但是跟Transient有一定矛盾，需要在两者之间取平衡点。5、MOS Vds Spike谨防过冲造成MOS损坏6、效率 Efficiency不同负载下，效率的不同7、Ri

2024-01-18 13:47:45 372

原创为什么硬件工程师招聘越来越难？

鉴于硬件电路是产品的基本，相当于人的肉体。4、每年毕业的大学生就这么多，但是市场需求量很大，尤其是优秀的硬件工程师需要项目的积累，并不是只有学历就可以用的，虽然每年有很多电子专业相关的专业背景的大学生毕业，但是真正经过项目筛选后，还留在行业里工作的并不多，因为学多人会考虑转软件，转管理，转销售，并不是所有的都从事本专业的工作，所以硬件人才，尤其是优秀的硬件工程师是很少的；1、硬件行业与软件对比，前期薪资比较低，很多刚出校门的大学生宁愿放弃电子专业，花钱培训转行软件，从而导致整个硬件行业后备军越来越少；

2024-01-06 08:51:25 517

转载输入滤波电容可能引起的问题

在开关K接通瞬间，电容C1就会以比较大的电流通过电感Le向电容C2充电，能量存储在电感Le中，当充电结束以后，电感电流变小或变成零，根据电感的电流、电压特性，此时在图一中的A点就会产生一个很高的瞬态电压，这个瞬态高压可能会损坏用电设备中的某些电路。1、在图一中C2的电容可以使用一个电解电容，因为电解电容有比较大的串联等效阻抗(ESR)，限制了上电瞬间电感Le的电流，从而也抑制了在A点产生的瞬态电压。2、在图一中，如果C2必须使用陶瓷电容，可以同电容串联一个0.3欧的电阻。图二 C2使用电解电容电路。

2024-01-05 11:11:04 37

转载抛开教材，从实用的角度聊聊MOS管

Rdson越小，Cgs就越大。此时我们还能通过调节这个开关的时间来调光，这就是所谓的PWM波调光，以上就是MOS管最经典的用法，它实现了单片机的IO口控制一个功率器件。然后这个电压值大于这个特定值的时候，电阻就接近于零，至于说等于这个值的时候会怎么样，我们先不用管这个临界的电压值，我们称之为vgsth，也就是打开MOS管需要的g、s电压，这是每一个MOS管的固有属性，我们可以在MOS管的数据手册里面找到它。所以在你选择这个MOS管的时候，如果你的高电平是对应的5V，那么选3V左右的vgsth是比较合适的。

2024-01-05 10:59:03 23

原创 CAN通讯为什么不直接用120R，而是用两个60R？

我们经常会在CAN通讯中看到如下所示的设计：CAN终端电阻不直接用120欧姆，而是用两个60欧姆串联，并且在两个电阻中间用一个小电容接地。所以为什么这么做呢？难道说用一颗电阻不好吗？还可以节省点一些布局空间。存在即是道理，可能不怎么使用CAN，485的同学对这块不太了解。其实这是有讲究的，这种接法可以有效地减少外部环境对差分信号的干扰。图a为CAN通讯电路接了终端电阻，但是未添加到地电容的测试波形；图b为CAN通讯电路接了终端电阻，并且也添加到地电容的测试波形。

2024-01-05 10:53:13 1181

原创快速上下电对系统可靠性设计的意义

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档快速上下电对系统可靠性设计的意义前言一、如何加快系统上电时间？二、如何快速使系统下电？？总结前言电路设计中，满足MCU的上电时序，是系统设计最基本最重要的要求之一，因此设计中我们会格外关注系统电源的上下电时间，如果上下电时间过长，可能会导致MCU启动失败或系统运行逻辑混乱，因此缩短MCU电源的上电和放电时间就显得尤为重要。一、如何加快系统上电时间？以LDO或Buck类电源为例，之前项目中遇到一个问题，因为使能引脚EN输入电压范.

2022-04-03 17:26:45 9132 1

named_1的博客