- 博客(1)
- 收藏
- 关注
RSS订阅原创 Xilinx ISE 14.7多时钟周期CPU调试记录
实验九，还比较简单。在实验8的基础上，把顶层逻辑图中的SCPU（单时钟周期CPU）换成MCPU即可。这个MCPU部件，是要用HDL写个调用文档，里面加入两个.ngc，也就是数据通路和控制逻辑。但是换图的时候还是粗心了，有个MIO_ready信号没有置1，结果也debug了好几次。这个时候的实验板上，所有数据都停在第一条PC（mem.coe里的第一个mips指令）。所以就是PC+4不会工作，整个
2016-05-26 13:58:56
1855
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人