时序控制方式与时序系统

时序控制方式

指令的执行过程是依次执行一个确定的微操作序列的过程。
不同类型的指令所对应的微操作序列 的长短不同。

1.同步控制方式

任何指令的执行或指令中每个操作的执行都受事先确定的时序信号控制，每个时序信号的结束就意味着一个操作或一条指令已经完成，随即开始执行后续的操作或自动转向下一条 指令的执行。

典型同步控制方式：

由于不同的指令和不同的操作的执行时间可能不同，在这种同步控制方式中，需择取最长的指令和最长操作的执行时间作为计算标准，采用完全统一的周期(或节拍)执行各种不同的指令。这样，时间短的指令和操作势必要等待，从而影响了系统速度潜力的发挥，造成时间上的浪费。它的优点是时序关系比较简单，设计方便，节省器材。

一些实际的做法：

1. 不同的指令占用不同的时钟周期数目。
2. 当计算机只执行数据通路操作时，采用速度较快的CPU周期；当计算机不仅执行数据通路操作，而且还要执行主存储器的读写操作时，可在CPU周期内插入一个或几个CPU周期，把CPU周期延长至主存存取周期，等待存储器读取操作的完成
3. 距离较长的系统总线传送操作，可插入一种延长标志，占一至数个时钟周期。

以上几种改进本质还是同步，因为插入CPU的周期数是事先确定的。

异步控制方式

异步控制方式是指各项操作按其需要选择不同的时间，不受统一的时钟周期 ( 节拍) 的约束;各操作之间的衔接与各部件之间的信息交换采取应答方式。前一个操作完成后给出回答信号，启动下一个操作。

联合控制方式

同步控制和异步控制各有优缺点，在实际应用中常采取两种控制方法相结合的策略。图为同步和异步控制方式相结合的例子。
CPU内部为同步(P0,P1,节拍)。当CPU要访问存储器时，在发出读/写微操作控制信号时，同时发出等待命令WAIT, WAIT命令的作用一是表示时序转为异步操作，二是要冻结同步时序，使节拍之间的相位关系不再发生变化，直到存储器按照自己的速度操作结束，并向CPU回答MOC信号才解除对同步时序的冻结，机器又按同步时序运行。当CPU与多体交叉存储器联机工作时，存储器可以是单体、双体或四体，存储器的工作速度相应提高。上述设计 思想使CPU能与速度动态可变的存储器相配合。

时序系统

设置时序系统主要针对同步控制方式
以下讨论同步控制的时序系统的组成。

时序层次

1. 指令周期

指令周期是指计算机从取指令分析指令到执行完该指令所需的全部时间。由于各种指令的功能不同，不同指令的指令周期是不相同的。在时序系统中一般没有指令周期的时间标志信号，因此也不将指令周期视为时序的一级。

2. 机器周期（CPU周期）

3. 时钟周期（节拍）

一个机器周期的工作可能需要分成几步按一定顺序完成。例如，按变址方式读取操作数，则先要进行变址计算,然后才能访存取数。为此，将一个机器周期又分为若千个相等的时间段。每一个时间段内完成一步操作，这个时间段即时钟周期，又称为节拍，这是时序系统中最基本的时间分段。它的长度等于CPU执行一次加法或一次数据传送时间。 一个机器周期可根据需要，由若干个时钟周期组成 。

4. 工作脉冲

在一个节拍内设置若千个脉冲,用于寄存器的清除、接收数据等。具体机器设置的脉冲数根据需要而有所不同。

时序信号之间的关系

上述的机器周期、时钟周期、脉冲构成了三级时序系统，指令周期、机器周期、时钟周期、脉冲之间的关系如图所示。图中一个指令周期包含两个机器周期，每个机器周期又划分为两个时钟周期，每一时钟周期中设置一个脉冲。