硬件 - CPU2

ReducedInstruction Set Computing VSComplex Instruction SetComputing

精简指令RISC VS 复杂指令CISC

 

RISC和CISC是CPU架构的设计原理。概况来说RISC的目标是减少指令的数量或者降低指令的复杂度。RISC的下游的编译器必须是更智能，更多转化才能产生相同的结果。RISC生产商倾向于无竞争去对抗大生产商（例如Intel 通常是开发CISC）

 

CPU的性能

 

影响CPU的性能由以下因素：

 

架构

主频

总线速度

制程技术

CPU缓存

编译器质量

 

CPU执行的流程：

 

CPU基本就是获取，执行和解码指令。这些指令通常放在主存（可能放在一个文件里）。CPU有很多寄存器，当执行的时候来保存数据。

 

通常CPU都会有以下几个寄存器去处理指定的信息

 

程序计数器（或称为指令指针）,存储下个指令去读取的内存地址

 

堆栈寄存器，指向栈头。

 

以及状态寄存器（或称微处理器状态字组），存放指令执行结果或者存放控制信息。

 

计算机通常都会运行多个程序。一个运行的程序叫一个进程。CPU并行处理运行多个程序叫内容切换。CPU内容切换发生，例如一个进程停止使用CPU，CPU控制架构必须把所有寄存器的数据保存好。

 

指令周期

 

今天CPU拥有多个做读取，指向，解码指令单元。当一个单元执行指令N，它可能同时做解码指令N+1和读取指令N+2.这个组织叫管线(pipeline).

 

超标量体系结构(superscalar architectures) 是新的发展趋势。这个模式是拥有多个执行单元。多个指令被读取和解码通过管线(pipelines), 然后放到一个缓存(buffer)指导被执行。当一个执行单元被释放，就会在缓存寻找它能执行的指令。秩序是一个问题。

 

 

 

参考:

 

(80X86的CPU中大概有几个寄存器) http://www.dnxxj.com/questions/2ca1d2ed2e38d31/80X86%E7%9A%84CPU%E4%B8%AD%E5%A4%A7%E6%A6%82%E6%9C%89%E5%87%A0%E4%B8%AA%E5%AF%84%E5%AD%98%E5%99%A8%EF%BC%9F.html

 

(什么是超标量) http://www.dnxxj.com/questions/4757aa4474b606/%E4%BB%80%E4%B9%88%E6%98%AF%E8%B6%85%E6%A0%87%E9%87%8F%3F%3F.html