自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(1)
  • 资源 (4)
  • 收藏
  • 关注

原创 verilog仿真进入死循环

reg [1:0] j;for(j=0; j<=3; j=j+1)展开时会在循环里面,出不来,因为for的最大值都满足条件。所以就会一直的展开。修改方法integer i 或 reg [2:0] j; 

2018-12-04 20:13:57 2376

mipi_C-PHY_specification_v2-1.pdf

E文协议原版,最新的C-PHY_specification_v2-1。避免译者能力不足引入的错误

2021-11-10

see MIPS run linux

see MIPS run linux english version

2011-06-27

CN-DOS批处理精华贴(2007-A)(IE7)

CN-DOS批处理精华贴,在本站下的时候在99%的时候会死掉,弄得我分也没了,也下不成,所以自己上传一个。

2008-09-18

Verification_Methodology_Manual_for_SystemVerilog

Verification_Methodology_Manual_for_SystemVerilog

2008-09-11

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除