modelsim编译Xilinx器件库

modelsim编译Xilinx器件库的另一种方法（节省时间）

    以前在用modelsim对Xilinx进行器件库编译时，我用的比较多的是直接在ISE中编译器件库，感觉很方便简单，就是编译时间有点长。自从前段时间，在自己电脑装MathType，360杀毒软件将它视为木马。我以为是360误报，直接将360安全卫士关闭了。后来，电脑上的软件一个接一个的出现问题，说是软件的某个文件被感染了。最后只能被迫重新装系统，装完后立刻装上ISE14.7，想着modelsim编译Xilinx器件库时间太久了，就不装了，先用ISE14.7自带的仿真工具ISIM。用了几天的ISIM，感觉实在不好用。这不，今天马上将modelsim10.2给装上了。也尝试了另外一种编译Xilinx器件库的方法，发现该方法好像编译时间更快了，全部编译完后，20分钟还不到。以前在ISE中直接编译大概需要半个小时到一个小时之间，不知道是不是错觉哈。现在，介绍下该编译器件库的方法。

（1）在开始菜单找到Xilinx Design Tools--->ISE Design Suite 14.7--->EDK--->Tools--->Compile Simulation Libraries，单击，如下所示：

 

（2）由于电脑上装的modelsim是SE版本的，故在选择仿真器那里选择ModelSim SE；此外，还要在下面选择modelsim执行文件的路径，其他参数默认，单击Next，如下所示：

（3）在硬件描述语言中，由于我只学过Verilog HDL，也只用Verilog HDL进行设计和仿真，故在为仿真选择硬件描述语言时选择Verilog，Next，如下所示：

（4）这一步是选择要进行编译的器件库，可根据自己需求进行选择，这里就全选了，Next，如下所示：

（5）为功能仿真和时序仿真选择库，这里把能选的都选上吧，其他两个空不用管，直接Next，如下所示：

（6）为生成的器件库选择存放的路径，这里在modelsim安装目录下新建xilinx_lib文件夹，并在下面的路径中指向这个文件夹，后面编译的器件库就放在这里了；其他参数默认；直接Launch Compile Process开始库的编译，如下所示：

（7）正在编译库中，如下所示。。。统计了一下时间，从开始编译到编译完成总共花了16分钟，相比于直接在ISE中直接编译库快多了，太快了（我电脑是i3的，买了四年了）。

（8）器件库编译完成后，给出了下面的总结信息，可以看出哪个库编译出现了错误和警告。虽然在edk库的编译中出现2个错误，但没有关系，直接Next，然后finish。

（9）但打开modelsim软件后并没有识别出刚刚编译好的器件库，如下所示：

（10）为了使modelsim能够识别器件库，还要做一下处理。找到存放器件库路径的modelsim.ini文件并打开，将48行~260行的内容用CTRL+C复制到剪贴板中，如下所示：

（11）然后再找到modelsim安装目录下自身的modelsim.ini文件，并去掉其只读属性（选中modelsim.ini文件，右键，属性），然后打开文件，将剪切板的内容复制到文件中去，接着关闭文件并将其只读属性勾上，如下所示：

（12）现在重新打开modelsim软件，发现器件库已经被识别了，如下所示：

至此，任务已完成！！！

完成之后，切换到仿真模式，就是点工程上面的“Simulation”，可能不同版本会不一样，ISE9.1i 是在“Source for”的下拉菜单中选择Behavioral simulation，不过意思明白就行。建立Test Bench文件，若是VHDL的，也按上面说的处理一下，就是把那两个库声明一下。在“Hierarchy”框选中Test Bench文件，在下面的那个框中点“Modelsim Simulator”前的加号。展开得到“Simulate Behavioral Model”，在它上面点右键，选“Process Properties…”，如图27。这里如果直接选“Run”可能会出现如图28的警告，如果不出现警告而且能调用Modelsim仿真，那恭喜你成功了，不然就接着看吧.

 图27

 图28

 

有图28警告时，如果前面的设置没问题，直接点“No”就可以用Modelsim仿真了。为了搞定这个警告，咱们接着整。把"D:\modeltech64_10.1a\modelsim.ini"复制到你所建的工程目录下也能搞定这个警告，不过这样太麻烦，每次都得复制，还是往下看吧。选“Process Properties…”后弹出Process Properties设置窗口，在右边的“Compiled Library Directory”后面填入之前编译库时设置的已编译库的路径，点旁边的“…”按钮来选定也行。如果编译库时使默认的路径，那这里就不用改了，不过得把下面的“Ignore Pro-Compiled Library Warning Check”给勾上，不然也可能有警告，反正我用默认路径时就是有警告，不知道为什么。其实只要你前面设置的正确了，这里直接把“Ignore Pro-Compiled Library Warning Check”给勾上，路径都不设也是可以的，搞定后点“Ok”，如图29。不过，每次新建一个工程时，这个窗口的设置都会变为默认设置，又得重设一次。我找了不少地方，查了帮助文档也没发现哪里可以修改这些默认值的。如果能改，那么下次新建工程时都变成我们自己的设置，就不用重设一遍了。如果有哪位大虾知道，希望可以告诉偶一声，留个言也成，呵呵。

 图29

 

在“Simulate Behavioral Model”上点右键，选“Run”就可以调用Modelsim进行仿真了，如图30。另外提一点，在ISE上也可以编译库的。在仿真模式中，在“Hierarchy”框中选中FPGA名，我这儿是“xc7a8-3csg324”（下面就是仿真文件）。然后在下面的框中点“Design Utilities”前面加号。展开后得到“Compile HDL Simulation Libraries”，在其上点右键，选“Run”，这样就会编译你的工程中所需的仿真库了，如图31。不过，这样的话每次都得编译一次，工程大的话那可老耗时间了，所以我们还是预先编译好吧，省时间。……其实Modelsim也可以编译仿真库，不过在这儿就不多说了，网上也有很多文章说到的，只是我觉得用ISE自带的工具更方便。