rocketchip开发中的一些体会

最新推荐文章于 2024-08-31 09:37:57 发布
最新推荐文章于 2024-08-31 09:37:57 发布
阅读量1.5k 收藏 4
点赞数
文章标签： rocketchip
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/njualien/article/details/85720090
版权

1、必须要测试驱动，单元测试，系统级测试都要有。rocketchip这种上面要跑测试，都上面的配套的软件测试用例也必须要保存下来。我们这里因为在rocketchip新旧版本之间迁来迁去，导致同样的feature也要不停地做port，而我之前配套的测试并没有保存下来，导致每次都要重新手写测试，浪费了大量的时间。我们这种需要一个测试框架，每个feature对应的软硬件的实现以及测试都需要有啊！但是我们现在还是靠手写小脚本来解决这些问题，不方便。
2、如果你没有看懂原有的代码在做什么，那么就不要为了能通过编译，跑通程序，随便注释掉。对于require还有assert的，更加如此，他们更多的是说明了运行时的假设，这非常重要！不要瞎改，不然到最后，花十几倍的时间来重新调通一个本来可以避免的bug，真是愚蠢。如果你要改动这些代码，请确保你看懂这些代码在干什么，不要以暂时看不懂，这代码无厘头，瞎搞为借口，就注释掉它。请记住，其他开发者不是傻子，伯克利，SiFive那帮人不是傻子，他们不会写无厘头的代码！

njualien
关注
RocketChip
qtxzh的博客
08-22 644
文章目录LazyModuleBareSubsystemBaseSubsystemRocketSubsystemExampleRocketSystemConfig LazyModule RocketChip中所有电路模块都是LazyModule的子模块。 BareSubsystem BareSubsystem是所有子系统类层次的根。 BareSubsystem在LazyModule的基础上混入了BindingScope来支持设备树的生成。 BaseSubsystem BaseSubsystem是一个尚未添加外
探索前沿技术：Rocket Chip - 一款高效的RISC-V处理器核心设计
gitblog_00046的博客
03-22 608
探索前沿技术：Rocket Chip - 一款高效的RISC-V处理器核心设计 rocket-chip 项目地址: https://gitcode.com/gh_mirrors/roc/rocket-chip ...
Rocket-Chip-PLIC
a_weiming的博客
05-20 2183
这次我们介绍的功能是PLIC中断。 首先我们先看一下指令集《The RISC-V Instruction Set Manual Volume II: Privileged Architecture Privileged Architecture Version 1.10》是如何定义的。 文档链接： https://riscv.org/specifications/privileged-isa/ PLIC是全局的中断单元，用于I/O设备，入口可以很多个，但上报给CORE的只有一个，也就是多个中断来临时，是
LiteX + RocketChip上的64位Linux运行指南
最新发布
gitblog_00706的博客
08-31 864
LiteX + RocketChip上的64位Linux运行指南 linux-on-litex-rocketRun 64-bit Linux on LiteX + RocketChip项目地址:https://gitcode.com/gh_mirrors/li/linux-on-litex-rocket 项目介绍 本项目旨在演示如何在LiteX SoC框架结合RocketChip处理器上运行64...
Rocket Chip 介绍
Leo ICer的博客
01-13 2017
Rocket Chip 是基于 Chisel 开发的一款开源的 SoC 生成器，具有可综合的RTL。通过配置可以生成两种基于 RISC-V 指令集的通用处理器就。Rocket-Chip 中有两种处理器，其中顺序执行的是 Rocket，乱序执行的叫 BOOM。 Rocket-Chip 最重要的特性是可配置，它是一个 CPU 生成器，而非单一的 CPU，可以根据不同的配置生成不同的 CPU。Rocket-Chip 还支持使用扩展指令实现定制加速器，因此可以通过相应的配置来生成不同的 SoC。整个 Rock.
探索未来计算的新星：Rocket Chip
gitblog_00038的博客
04-25 365
探索未来计算的新星：Rocket Chip rocket-chip Rocket Chip Generator 项目地址: https://gitcode.com/gh_mirrors/rock/rocket-chip ...
在pynq-z1上实现RISC-V处理器Rocket-Chip，并在其上添加各种外设 Rocket Chip在ZYNQ上的实现
02-23
在pynq-z1上实现RISC-V处理器Rocket-Chip，并在其上添加各种外设。Rocket Chip在ZYNQ上的实现。该仓库包含在Vivado 2016.2上的各种Zynq FPGA开发板（Zybo，Zedboard，ZC706，PYNQ-z2）上运行RISC-V rocket chip所需...
在LiteX + RocketChip上运行64位Linux-C/C++开发
05-27
带有64位RocketChip CPU的LiteX上Linux此存储库演示了在由LiteX和RocketChip构建的SoC上运行64位Linux的功能。 带有64位RocketChip CPU的LiteX上Linux此存储库演示了在由LiteX和RocketChip构建的SoC上运行64位Linux...
freechips.rocketchip.system.DefaultConfig_riscvverilog_rocketchi
10-03
RocketChip是基于RISC-V ISA的高性能处理器核心，由UC Berkeley开发，它以其高度可配置性和高效性能而闻名。本篇文章将深入探讨RocketChip的Verilog实现，以及如何通过DefaultConfig来构建一个64位RISC-V CPU。 ...
RISC-V “Rocket Chip” SoC Generator in Chisel
01-14
而在RISC-V相关技术中，"Rocket Chip"是一个非常重要的SoC（System on Chip）生成器，而Chisel是一种新兴的硬件描述语言（HDL），它嵌入在Scala编程语言中，使得硬件设计更加模块化、参数化和可复用。 ### RISC-V ...
【从嵌入式视角学习香山处理器】三、了解类似的芯片项目——RocketChip
哎呦不错哦！
01-16 1167
文章目录一、前言二、简介三、RocketChip介绍 一、前言 这篇文章主要是记录下我最近看到RocketChip项目的官方介绍文档。 二、简介 RocketChip是一个比香山发起得早的Risc-V开源芯片（SoC）项目。它本身并不直接创建SoC的各个模块的实例，包括cache、TLB、各种内部总线、FPU，甚至是加速器。而是创建各种生成器（generator），再利用生成器去生成各个部件的实例。 更进一步，RocketChip不负责创建所有的部件生成器，而是留给设计者去定义自己的SoC硬件“包含什么部
rocket-chip_20.03.26.rar
03-26
rocket-chip RTL，带有以下功能： 2) 支持4KB-ICache和4KB-DCache。 3) 硬件断点数量为2。 4) PMP区域为8个。 5) 硬件性能计数器为2个。 6) 带有DCache flush功能。 7) 带有clock gtae功能。 8) 乘法器为pipeline形式。 9) local interrupt为16个。 10) PLIC入口2个。 11) 带有CLINT中断。 12) 带有JTAG DEBUG接口。 13) 带有frontend接口(AXI4/AHB)。 14) 带有memory接口(AXI4/AHB)。 15) 带有mmio接口(AXI4/AHB)。 16) 带有rom。 17) 带有ROCC接口。
rocket-chip datasheet
02-26
Rocket是一款64bit的标量处理器，5级流水线，采用的是risc-v指令集，集成FPU，并有许多or1200没有的特性，比如：无阻塞缓存、分支预测、返回地址堆栈、硬件页表填充、cache支持ECC、支持多核等 文档是rocket-chip的架构说明
RISC-V SoC生成器---Rocket Chip介绍
耐心的小黑的博客
09-06 4119
一、Rocket Chip 基本结构 Rocket Chip是基于Chisel开发的一款开源SoC生成器（Generator），也即它自己其实并不是一款处理器。它根据不同的配置参数可以产生不同的处理器的RTL代码，当配置参数确定之后，生成的才是一个真正的“处理器”。 从图中可以看出，Rocket Chip有六个组成部分： A为Core Generator，用于生成处理器核，支持Rocket-core和BOOM两种 B为Cache，包括L1 Cache和L2 Cache C为RoCC，即Rocket的用户
Rocket-chip-l2bus
a_weiming的博客
04-15 1380
本文介绍的是rocket-chip l2_frontend_bus的作用。 在介绍l2_frontend_bus前，需要有的基础知识：AHB-Lite、AHB和AXI4协议的总线基础。 具体的协议文档可以上ARM官网下载。在l2_frontend_bus功能说明中，不会对AXI4、AHB和TileLink协议进行讲解，默认大家都已经知道这些协议的核心内容。 rocket-chip在总线上可以生成三种协议，分别是AHB、AXI4和TileLink。 默认采用的是AXI4，AHB和TileLink的底层scal
探索未来芯片设计的无限可能 —— Rocket-Chip 开源项目详解
gitblog_00015的博客
06-06 366
探索未来芯片设计的无限可能 —— Rocket-Chip 开源项目详解 去发现同类优质开源项目:https://gitcode.com/ 项目介绍 Rocket-Chip 是一个由 FreeChipsProject 主导的开源项目，它以 Chisel 硬件构造语言为核心，致力于构建高度可配置和可扩展的 RISC-V 微处理器核心。此项目不仅包含了生成Rocket内序流水线核心的RTL代码，还提供...
使用RocketChip生成Verilog代码供外部工程使用
hao320rui的博客
06-29 603
非硬件实现部分：即在LazyModuleImp之外的所有内容，例如定义Nodes，解析参数等，这被认为是传统意义上的软件代码；硬件实现部分：即LazyModuleImp内部的所有内容，创建实际的硬件，通常是使用外部解析得到的参数来构建对应的硬件；因此，应该倾向于将LazyModule和Diplomacy视为创建硬件的两个步骤，第一步是定义硬件拓扑，这是在LazyModuleImp之外完成的，描述每个部分是如何连接的，并解析诸如地址宽度、数据宽度等参数；
Rocket-chip学习基础篇
JACKLJ1998的博客
05-22 6354
目录 1.Chipyard Basics 环境构建（done） 2.Chipyard Simulation 仿真 3.Chipyard included RTL Generator 一些生成器组件 4.Chipyard Development Tools 5.VLSI Flow 6.Customization 10. Prototyping Flow chipyard document 6.9 教程 2.1 Rocket Pipeline 3.1 基本Config top to...
Rocket-Chip功能说明
a_weiming的博客
03-26 3042
我根据自己的需求，配置了一个rocket-chip，我需要的硬件功能有以下(源代码为2020.03.17的src文件)： 指令集支持32位的IMAC，通用寄存器为32个。 支持4KB-ICache和4KB-DCache。 硬件断点数量为2。 PMP区域为8个。 硬件性能计数器为2个。 带有DCache flush功能。 带有clock gtae功能。 乘法器为pipeline形式。 local ...
使用Chisel生成RISC-V Rocket Chip SoC
"这篇文档是关于RISC-V架构下的Rocket Chip系统级芯片(SoC)生成器的教程，主要介绍了如何使用Chisel语言来构建可配置的SoC生成器。Rocket Chip SoC生成器是一个参数化的SoC生成工具，能够自动生成包含多个核心、缓存...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值