IC验证
文章平均质量分 51
system verilog->UVM
number110011
这个作者很懒,什么都没留下…
展开
-
基于sv的测试平台组件
一 测试平台的作用 在开发过程中,开发者通过仿真,利用测试平台验证功能。测试平台作为一个容器,为你的设计提供不同的仿真激励,具体工作如下: 1 产生不同的仿真激励; 2 将激励驱动入设计; 3 运行仿真并产生输出数据; 4 检查输出; 5 找到设计中的bug,并修复; 6 重复上述步骤。 二 测试平台组件 ...翻译 2021-01-15 22:46:40 · 768 阅读 · 0 评论 -
system verilog学习专题
一直以来从事FPGA开发,基于verilog语言,觉得仿真比较麻烦,为了提高自己,提高工作效率,打算学习system verilog语言; 对ChipVerify网站system verilog教程进行学习,翻译和实验; 网址如下: https://www.chipverify.com/systemverilog/systemverilog-tutorial 加油,进步。 ...原创 2021-01-14 20:29:42 · 357 阅读 · 0 评论