Symean的博客

原创 超外差频谱仪和零中频频谱仪

造成信号会引向集成电路外部去，造成的结果就是片内的驱动电路无法驱动无源滤波的低阻抗信号，引起容性负载，最终结果就是极大地增加了功耗。超外差的变频结构由于可以进行多次变频，能够在适合的场景加以运用，它 拥有一定的优势和良好的性能，比如在频率选择性好、高接收灵敏度、大接收动态范围。将中频滤波器和中频放大器后的信号进行第二次混频，使用的中频滤波器能够改善信道的频率选择性能，其得到基带信号质量更好，便于后续的数字处理。第一 次变频，输入混频器A的本振信号的频点尽量远离输入信号的频点，这样混频之后的信号。

原创 功率密度和通道功率

FMCW的频谱是一个类似矩形的频谱，FMCW频谱详情参见博文《FMCW频谱》（https://blog.csdn.net/mzldxf/article/details/100938254），我们使用满洲里国峰电子科技的X波段信号源做测试，使用的硬件：https://item.taobao.com/item.htm?继续讨论纵轴测出的是什么测量量之前，我们温习一下频谱仪的结构，频谱仪实际上是一个高端的射频接收机（实际上频谱仪的结构远不只图2所示的一级混频这么简单，但基本原理如此。频谱仪到底测的是什么？

原创 PCB封装下载网站推荐及其详细使用方法

本文汇总了当下比较流行的几个原理图符号，

原创 L型、Π型、T型、多L连接型 匹配网络特性比较

下图为Π型网络匹配，适合匹配两个高阻抗；

原创 SI9000学习笔记

有的PDF教程上写的芯板与铜箔（单），内层芯板（双），这样的字眼自己也想不通，参考平面就可以理解了。8、PP片的原理：在Prepreg被层压后，半固化的环氧树脂被挤压开来，开始流动并凝固，将多层电路板粘合在一起，并形成一层可靠的绝缘体。层叠结构可以全是PP片，但是实际不这么做，因为PP片比较薄，厚度不够，所以都有芯板参与。介电常数、铜厚、 线宽、阻焊厚度越大阻抗值越小。12、特殊应用：天线线宽粗，但是阻抗还得保证，所以加厚介质，加大阻抗。2、影响特性阻抗的因素有：介电常数、介质厚度、线宽、 铜箔厚度。

原创 smith圆图调试

原创 噪声系数测试之Y因子（二）

如何通过测试得到接收机的噪声系数呢？噪声系数分析仪/频谱仪都采用Y因子测试法。那么什么是Y因子呢？如何通过它进行测量呢？我们先来说说噪声源。

原创 噪声系数、等效噪声温度（一）

最近在看NF系数相关文档，有些体会~我怕自己忘了，把东西整理一下，同时分享给大家。因为内容有点多，所以我会分成好几个部分。如果大家有什么思考、建议、意见、想法，非常欢迎私信或者留言。

原创 噪声系数测试之准确性（三）

这一节讲解比较细节，阅读需要耐心！！：）还是希望大家看完~

原创 调制与变频、基带信号与射频信号中的IQ调制（又称矢量调制）

对于cos（wt+α）=cos（α）cos（wt）+sin（α）sin（wt），其中cos（α）和sin（α）都是常数，其实就变成了cos（wt）和sin（wt）的幅度了。举一个例子，BPSK调制过程，使用频率为f的正弦信号表示1，使用相位相差180度的正弦信号表示0，这样二进制数字串就从信息比特变成了基带信号，如果要进一步变频的话，就使用一个较高频率的f0与BPSK信号相乘获得射频信号。这个公式清楚的表明，只要把载波a和信号b相乘，之后他们各自都移相90度相乘，之后相加，就能得到a-b的信号了。

原创 IQ调制定义

reference:知乎。

原创 IQ信号的概念

进入数字时代后，在某一个时刻传输的只有一个信号频率，比如0，假设为900MHz，1假设为901MHz，一直这两个频率在变化而已，并且不可能同时出现。注意，通过上面分析，大家知道IQ信号应该是正弦波模拟信号，手机上的频率是66KHz，大家在布线的时候一定要保证IQ信号不被干扰，毕竟是模拟信号，不然相乘相加之后就有很多杂波产生了，这个就是杂散了。当前的数字射频芯片，无一例外的用到了I/Q信号，就算是RFID芯片，内部也用到了I/Q信号，然而绝大部分射频人员，对于IQ的了解除了名字之外，基本上一无所知。

原创 分辨率带宽和视频带宽

仪器内部的噪声可以近似的看做宽带平坦的随机噪声，分辨率带宽的滤波器与之相比带宽很窄。所以分辨率带宽滤波器的输出噪声与之带宽成正比，带宽越宽则输出的噪声越大，如果分辨率带宽增大10倍，则增加10倍的噪声到达检波器，并且频谱仪显示器上的平均噪声电平会增加10dB。频谱仪的最低噪声电平（和最慢扫描时间）是在最小分辨率带宽下得到的，在设置分辨率带宽时，我们考虑的是设置的带宽是否能够响应输入信号，正确的做法是逐渐的展宽信号的分辨率带宽，当看到信号再拨幅度不再增加时 就表示中频滤波器对输入信号响应由足够的带宽了。

原创 矢网校准到底在较什么呢？

所有的模拟器件都有非理想特性，比如器件之间的失配，电缆的插损，定向耦合器的不理想定向性等。不过，从我参加工作以来，校准的时候，都没有用 过这个步骤，也就是没有校正过隔离度。定向耦合器的定向性是无穷大、反射信号和入射信号是完全被区分开的，矢网内部各种器件都是理想匹配的，连接电缆之间是没有插损的。这像蜘蛛网一样的信号流图，是否看的头都晕了，没关系，已经有人帮我们把模型进行了简化，如下图所示。假设我们要对一两端口器件进行测试，根据矢网内部的误差来源，可得到矢网的误差模型，如下图所示。

原创 LTE入门篇-6：MIMO多天线技术

不断提高空中接口的吞吐率是无线制式的发展目标。MIMO多天线技术是LTE大幅提升吞吐率的物理层关键技术。MIMO技术和OFDM技术一起并称为LTE的两大最重要物理层技术。MIMO技术很多原理，涉及一些知识（我也不想学怎么用latex什么的写矩阵了 ），内容也很多，我学习LTE主要是想了解并简单学习一些协议，没打算太深入地学习天线方面的知识，因此只简单地摘抄了书本的部分内容作为笔记。

原创 永不消逝的电波（一）：无线电入门篇

第一篇先到这里，接下来的文章中我们将通过windows上一些软件（sdrsharp、HDSDR、Audacity）进行信号分析并使用HackRF进行简单的遥控信号重放。（其实，写完这句话的时候我的内心是崩溃的，牛皮吹大了，万一不能实现怎么破？USB DVB-T & RTL-SDR Realtek RTL2832U & R820T，这是螃蟹（ Realtek）的一个芯片型号，原本是做电视棒芯片的。重要的事情要说三遍)淘宝搜索"电视棒"一词是被屏蔽的，想买的同学可以搜电视棒的芯片名：“RTL2832U”。

原创 《通信原理》期末复习笔记

对于通信原理这门课，我的建议是上课还是需要好好听，并且如果只谈期末考试的话还是需要好好看学习通上的题目的，并且对于一些东西要有所了解。狭义和广义，调制和编码，有线和无线，恒参和随参，恒参信道中幅频失真及相频失真，随参信道中多径效应，即二径效应。维纳新兴定理意思就是：功率=自相关函数的傅里叶变换（输入和输出都可以）功率信号特殊的有周期信号，对应的傅里叶变化就是离散谱，巴塞伐尔定理。无码间串扰的基带系统特性，部分响应系统（最大传码率、很好实现）输出的功率谱密度=输入功率谱密度*H（w）的平方。

原创 非常实用: 2.4G天线设计指南(赛普拉斯工程师力作)

图10显示的是所推荐的MIFA天线的详细布局，其中包含了双层PCB的顶层和底层。另外，天线还有其他不太明显的优点，例如：在某个给定的范围内，设计优良的天线能够发射更多的能量，从而可以提高错误容限化(由干扰或噪声引起的)。对于这些应用，赛普拉斯也建议使用含有约翰森技术的2450AT42B100E芯片天线，因为与2450AT18B100E相比，它的尺寸更大，射频性能更好，并且需要较小的Gnd间距。该信息作为辐射效率。对于IFA天线，建议将其应用在要求天线一侧的尺寸远小于另一侧的尺寸的应用中，如心率监视器。

原创 2.4G天线在PCB板上的设计资料

主要讨论的是2.4G PCB天线，如果不考虑成本及体积，可以选用其它天线，如贴片天线（小尺寸、中性能、中成本）或外置的鞭状天线（大尺寸、高性能、高成本），而 PCB 天线是最低成本、中等尺寸，只要设计得当又能获得足够性能的天线。由此天线及 MCU 做成的完整板子大小为 11mm*18mm 左右。天线具体尺寸如下图（板材为两层 FR4,板厚 1.0mm），如果板子厚度和板子大小与此不一致（板厚和地面积大小影响性能），则 Layout 时需加长天线末端尺寸，如增加最后端 2.7mm 的长度，供调试天线用。

原创 倒F印刷天线设计与实战

S则用于调整天线的输入阻抗，S越小，阻抗越大，换句话说，S可以直接用于调整天线的VSWR性能。第二步，计算单极子天线的长度，这里要注意，通常板载天线使用的都是单极子天子，单极子天线通常采用四分之一个波长，而偶极子天线采用半个波长或一个波长(相关知识可以在百度上搜索，这里不做过多的重复)，因此，对应的单极子天线长度为。第三步，需要考虑FR4介质板对天线的影响，作为印刷天线来讲，天线一面蚀刻在介质板上，另一面裸露在自由空间中，因此，天线的实际长度还会收到介质板介电常数的影响，当天线完全处于介质中时，其波长。

原创 蛇形印刷天线设计实战

图中，红色箭头表示天线表面电流的方向，在图中可以看出，蛇形天线相邻的两垂直段的电流方向相反，我们做一个假设，假如天线是理想导体，当垂直段无限靠近时，则垂直段上的电流将被抵消归零，那么整个天线上的电流强度将会严重削弱，而了解电磁场原理的朋友都知道，电磁波是由电流产生的，当电流变弱以后，相应的电磁波也会变弱，而天线的原理则是将功率信号转化为电磁波，因此，可以认为天线的表面电流直接决定了天线增益的大小。因此，在实际项目设计中，蛇形天线的弯折是随意的，满足设计要求即可，无须在意弯折多少次，或者怎么弯折。

原创 基于HMC833的信号源（25~6000MHz,幅度可调）之一

2.HMC833在开机时候，如果是使能状态，发热比较明显，在6.4V电压下，电流在0.3A左右。在控制HMC833关闭的时候要注意控制顺序，先关闭VCO子系统，再关闭HMC833的使能，开启顺序相反，先开启HMC833的使能，再开启VCO子系统，这个好理解，由于使用SPI控制的缘故。3.对于板子的材料也很重要，特别是在高频部分（3GHz以上），一般的刚性PCB像FR4材质就很难满足高频时候功率不衰减，另外有条件可以使用挠性覆铜板，对功率的提升有明显效果。以上是项目中的几个功能，未能详述描写，还望多多见谅。

原创 HMC833 测试板总结

然后对芯片进行写数据测试，主要测试数据有两组740M和2270M，740M的测试结果为输出幅度30dBm，且杂散较大，分别为1、2、3倍频，与740M幅度相差为-16dBc，但由于其频率相差加大，可以在后端接滤波器以做改善。分析：在740和2270MHz输出频率的测试之后，还对从 740~2000M依次20M频率步进做了测试，发现杂散的出现主要为当前输出频率的倍频，随着频率的升高，杂散间的频率间隔等比增大，在频率上到1800M时在频谱仪中以3GHZ的Span，观测时已无法观测。

原创 HMC833 写寄存器解析

一、The VCO frequency is counted for Tmmt, the period of a single AutoCal measurement cycle. Tmmt= Txtal*R*2n 0AH [2:0] n;[1:0]=2 相位数据是否自动重装选择（推荐值）

原创 01、低噪声放大电路设计——ATF-54143

对于低噪声放大器，尤其是第一级放大器，优先考虑噪声系数，所以输入端阻抗就定为m2点的最小噪声系数阻抗Z0*(0.484-j*0.321)，其中Z0为50Ohm，输入端阻抗就为24.2-j*16.1Ohm。的噪声系数需要尽可能低，在整个系统的噪声特性上，接收机前端的第一级起决定性作用。从仿真结果可以得出，该放大器在输出功率为+6dBm以下时，其输出三阶分量抑制为-70dBc以下，随着输入功率增大，输出三阶分量会逐渐恶化，这与放大器使用的晶体管ATF54143作为一个低噪声小信号晶体管的特性是相符的。

原创 AD8367级联调试心得（用途：PGA、AGC）

首先AD8367要注意输入和输出匹配，如下图中，输入和输出要进行200Ω阻抗匹配，尽管AD8367输出级阻抗为50欧，但是为了输出幅频特性良好，输出要200欧匹配，此话出自DATASHEET；AD8367用作AGC时主要要对反馈控制电压加上旁路电容，滤除高频噪声，电容越大越好，100uf，即可，另外要保证输入信号的纯净。其二，AD8367级联时，两级间要使用宽带电阻匹配网络，实际使用其实就按上图得输出电阻匹配即可。

原创 使用AD8302进行检波

为了测量Vina端输入信号的幅度和相位，需要在AD8302的Vinb输入端口施加了一个固定参考信号，它来自于一个固定不动的电感检测信号，在测量过程中保持不变。当输入信号有效值小于0.2V的时候，AD8302输出值经过取指数运算换算成电压信号有很好的线性，当输入信号超过0.2V时，AD8302输出逐渐饱和了。这两个信号先后分别接入AD8302的Vina端口，来测量它的幅值和相位。下图给出了输入信号实际测量功率值取对数（黄线）和AD8302的VMAG管脚的电压信号，它们之间整体趋势相同，呈现对数关系。

原创 RF射频PCB板布局布线经验总结

射频(RF)电路板设计由于在理论上还有很多不确定性，因此常被形容为一种“黑色艺术”，但这个观点只有部分正确，RF电路板设计也有许多可以遵循的准则和不应该被忽视的法则。   不过，在实际设计时，真正实用的技巧是当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。当然，有许多重要的RF设计课题值得讨论，包括阻抗和阻抗匹配、绝缘层材料和层叠板以及波

原创 二层板的射频RF信号如何控阻抗 四层板的射频RF信号如何控阻抗 射频信号是否可以不控阻抗，射频差分需要控阻抗吗？为什么射频信号需要挖空隔层参考？射频信号为什么要加粗？

2，对射频单元和中频单元须加屏蔽。其中，30欧姆的同轴电缆可以传输的功率是最大的，77欧姆的同轴电缆传输信号的损耗是最小的。30欧姆和77欧姆的算术平均值为53.5欧姆，30欧姆和77欧姆的几何平均值是48欧姆，我们经常所说的50欧姆系统阻抗其实是53.5欧姆和48欧姆的一个工程上的折中考虑，考虑最大功率传输和最小损耗尽可能同时满足。两层板时，为了保证电路板的强度，我们不能用很薄的电路板去做，这时顶层和底层（参考面）之间的间距就会很大，如果还是用原来的 办法控制50欧姆的特性阻抗那么顶层的走线必须很宽。

原创 射频电路的接地孔与回流问题

当d=3h时，根据前式计算可知其密度已经减小为中心位置处的10%，包含的总电流如前计算达到信号电流的79.5%，工程应用中认为d>3h时，相互交叠的影响已经比较小，可以不考虑，这就是抗串扰的走线3h准则。下图是PCB走线排板时常见的微带线(左图)和带状线(右图)的电磁场分布示意图，其电力线从走线层发出，终止于相关平面层，相关平面层不一定是地线层，可以是电源层，甚至是任意的。按同样的计算方法，可计算出当d=3h/5h/10h/20h时，分别对应的值为79.5%、87.4%、93.7%96.8%，也非常吻合。

原创 微波射频学习笔记4--------板材选取的考量

板厚H越大：损耗越小（小到一定程度就变化不明显，甚至变大）；波长越长（可以忽 略）；正切角Tanθ越大：损耗越大；线宽越宽（对线尺寸影响很小，可以忽略）频率F越大，损耗越大，变化一般；波长越短，变化较大；线宽变窄（可以忽略）介电常数ε越大：损耗越大；线宽越窄（各项变化都不小）厚度T越大，损耗越大，波长越长，线宽越窄（各项变化都很小）3.板材厚度（看厂商提供厚度、产品尺寸和损耗要求）5.铜箔厚度（压延铜箔适合高频，18μm）1.介电常数（看成本、尺寸和损耗的要求）2.损耗角正切（越小越好）

原创 屏蔽罩设计指南

现在使用屏蔽罩夹子来代替支架，可以省去了支架的开模成本。屏蔽罩夹子通过卡扣将屏蔽罩扣紧，关于摆放大概25mm摆放一个即可，最少需要4个，可灵活实施。该方案缺点是卡扣的夹持力有待考究，在振动强度大的场景下不宜采用。支架一般采用洋白铜方便焊接，盖子一般采用不锈钢，价格较便宜。单件是直接焊接在电路板上，单件容易加工且成本较低。最大的缺点是一旦焊接上不容易拆除，给维修调试增大了难度。硬件设计中，需要考虑电磁干扰，屏蔽罩的设计必不可少。两件式优点就是方便维修检查，缺点是两件需要开两次模具，成本较高。

原创 PCB走线电感、导线电感、过孔电感 计算公式

原创 ADS简单模型参数总结

6.线状桥方形螺旋电感（(Microstrip Rectangular Inductor (Wire Bridge)）7.高架微带螺旋矩形电感（Elevated Microstrip Rectangular Inductor）5.三层衬底带状桥方型电感（Microstrip Rectangular Inductor (8.普通微波方形螺旋电感（Microstrip Rectangular Inductor）4.微波薄膜电容（Microstrip Thin Film Capacitor）

原创 ADS20XX完全安装（任意盘）、卸载指南

计算机\HKEY_LOCAL_MACHINE\SOFTWARE\Microsoft\Windows\CurrentVersion\Uninstall\EEsof License tools。或者你在之前把license安装路径设置成D:\ADS2017\EEsof_License_Tools,道理是一样的，只是为了可以覆盖和找到文件。检查是否删干净方法：在计算机那里编辑>查找>输入你之前license的路径，有就删（也别乱删其他软件的，注意看名称），直到整个注册表没有就干净了。

原创 hfss学习记录3

假如同时都接一样的射频发射源（两根线的输出射频电压是一样的），同样的一小段时间T，那么2号线需要1号线2倍的电量来填满多出的线宽面积(其实是导线铜皮与底面产生的电容效应)。则2号线的特性阻抗只有1号线的一半。由于大变形（大应变，大挠度，大转角）会引起结构的几何关系发生变化，所以对于大变形问题，使用线性分析是不恰当的，往往是错误的。在使用矢量网络分析仪之前，需要先校准，但是发现一种现象，s11在17ghz处有波谷，且线缆的移动对波谷值有较大影响，连接上校准件的through之后，s11则为水平的0线。

原创 MB506/MB510 ULTRA HIGH FREQUENCY PRESCALER

为此，使用二进制分频电路CD4040，将74HC390输出的100Hz信号进行128分频，得到周期为1.28s的时基信号，用于50MHz—2.4GHz档作为时基，再用K1-4改变小数点的位置，就可以直接读数了，单位是MHz。改变Pin3、Pin6的接法可得到不同的分频比，本电路的接法为128分频。由于MB506自带放大、整形电路、故应用电路极为简单，Pin2为电源脚，由K1-2控制，当使用50MHz—2.4GHz档时接入+5V，不用时断开，以减少干扰，Pin4为输出端，由K1-1控制其是否接入电路。

原创 使用 STM32 测量频率和占空比的几种方法

解决思路也是存在的。正好今年参加比赛做过这方面的题目（最后是一等奖嘿嘿），所以把我们当时尝试过的各种方案都列出来，方便以后大家使用，也是作为一个长期在论坛的潜水党对论坛的回报。在高频之下，首先是CPU时间被完全占用，此外，更重要的是，中断程序时间过长往往导致会错过一次或多次中断信号，表现就是测量值在实际值、实际值×2、实际值×3等之间跳动。），在不同区间内多次测量得到数据，随后以原始数据为x，真实数据为y，去除异常数据之后，做y=f(x)的线性回归，并取相关系数最高的作为新的参数，同时存储在ROM当中。

原创 stm32定时器外部计数模式 最大频率计算。

例如：内部时钟频率为72MHz，则TINT = 13.89ns，这时外部信号的最高频率是：1/(2x13.89ns+20ns) = 20.93MHz。外部信号周期的计算方法是：2xTINT+20ns，这里的TINT是CK_INT的周期时间。如果内部时钟频率为24MHz，则外部信号的最高频率是16.22MHz。外部时钟模式下，外部信号通过内部时钟(CK_INT)采样得到。可见外部信号的最高频率与内部时钟频率不是一个简单的比例关系。

原创 STM32定时器做外部计数器

TIM_TIxExternalCLK1Source_TI1：设置外部时钟输入1通道，TIM_ICPolarity_Falling检测下降沿计数，设置输入滤波15 (0-15),GPIO_PinAFConfig(GPIOA,GPIO_PinSource0,GPIO_AF_TIM5);//设置GPIO复用为中断定时器输入。”，定时器做外部脉冲计数，首先要确定外部时钟信号输入的引脚，我们这里选择的是TIM5(也可以选择其它定时器STM32有多个定时器)，再根据。//设置GPIO复用为中断定时器输入。