xilinx
关注
分享
扫一扫
文章平均质量分 74
他们不让我当弟弟
嵌入式开发者
展开
-
Zynq AXI-GPIO
硬件：Xilinx Zynq-7000 SoC ZC706版本:vivado2015.4Zynq上有三种GPIO方式，AXI-GPIO是其中一种，需要创建一个AXI-GPIO核，AXI总线连接至ZYNQ。然后配置GPIO的宽度和初始状态。All Outputs:设置成输出，根据需要配置。GPIO Width为GPIO的数量，这边配置成2Default Output Va...原创 2019-12-04 14:46:21 · 1111 阅读 · 0 评论 -
ZYNQ 使用EMIO点亮LED
硬件：Xilinx Zynq-7000 SoC ZC706版本:vivado2015.4目的：同时闪烁3个灯。点亮分为PS和PL两部分。PL属于硬件连接。PL部分设置EMIO宽度为3连接EMIO设置管脚约束Create HDL Wapper生成.v文件gpio_0_tri_io在.v文件里生成，注意不是GPIO_0；管脚号PACKAGE_PIN...原创 2018-11-01 16:16:28 · 1316 阅读 · 0 评论 -
ZYNQ SPI测试
ZYNQ平台下的SPI开发，以自发自收为例子。原创 2018-11-06 10:19:42 · 13319 阅读 · 49 评论 -
ZYNQ PL-PS中断
硬件：Xilinx Zynq-7000 SoC ZC706版本:vivado2015.4目的：PL触发中断，PS做中断处理PL部分添加两个中断源，一个普通中断，一个FIQ中断，对应中断号为61和28连接图约束set_property PACKAGE_PIN AK25 [get_ports {SW1[0]}]set_property IOSTANDARD L...原创 2018-11-09 17:15:56 · 3803 阅读 · 1 评论