- 博客(3)
- 收藏
- 关注
原创 FPGA学习过程——如何写TestBench
通常定义为reg或wire型。在initial或always中定义为reg型,在assign或者用于连接被例化的信号定义为wire型。
2023-10-05 20:55:44
1028
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人
通常定义为reg或wire型。在initial或always中定义为reg型,在assign或者用于连接被例化的信号定义为wire型。
2023-10-05 20:55:44
1028
TA创建的收藏夹 TA关注的收藏夹
TA关注的人