- 博客(1)
- 资源 (3)
- 收藏
- 关注
原创 FPGA各种时序问题的解决办法
FPGA时序问题的解决办法问题1:快时钟域到慢时钟域出的错, Requirement: 0.250ns Data Path Delay: 1.215ns (Levels of Logic = 1)(Component delays alone exceeds constraint) Clock Path Skew: -0.214ns
2013-09-07 15:12:12 7589 1
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人