LPC1788和LPC1768时钟配置的差异

LPC1788和LPC1768时钟配置的差异

LPC1788和LPC1768的外部晶振都是12M，但是LPC1788可以达到120M，而LPC1768的主频只能达到100M。查资料发现这个和PLL0配置的有关系。锁相环（PLL）的作用是把一个输入频率“放大”后输出，输出的频率在通过CCLKSEL 配置后变成CPU时钟频率。观察LPC1788和LPC1768的主频配置时发现两者的PLL0配置相差挺多的。

1788配置：

1788的PLL原理图：

其中MSEL和PSEL分别是指PLL倍频器值（M）和PLL分频器值(P)。在LPC1788的寄存器PLL0CFG可以设置。Fcco指PLL振荡器的频率。

所以根据上图 PLL的输出频率  PLL_out_clk =PLL_in_clk x M 或PLL_out_clk = Fcco/(2xP)

可以看出PLL输出频率只由PLL_in_clk和M值决定，而P值是用来决定Fcco的（Fcco限制工作范围是156MHz~320MHz）

Keil中LPC1788的时钟配置：