![](https://img-blog.csdnimg.cn/20201014180756724.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
内存
文章平均质量分 90
phone1126
这个作者很懒,什么都没留下…
展开
-
lru实现
/** file name: LRUCache.h* desp: LRU缓存接口*/#ifndef __LRUCACHE_H__#define __LRUCACHE_H__int LRUCacheCreate(int capacity, void **lruCache);int LRUCacheDestroy(void *lruCache);int LRUCacheSet(void *lruCache, char key, char data);char LRUCacheGet.原创 2021-07-16 14:30:47 · 74 阅读 · 0 评论 -
TLB的作用及工作过程
TLB的作用及工作原理以下内容摘自《步步惊芯——软核处理器内部设计分析》一书 页表一般都很大,并且存放在内存中,所以处理器引入MMU后,读取指令、数据需要访问两次内存:首先通过查询页表得到物理地址,然后访问该物理地址读取指令、数据。为了减少因为MMU导致的处理器性能下降,引入了TLB,TLB是Translation Lookaside Buffer的简称,可翻译为“地址转换后援缓冲器”,也可简称为“快表”。简单地说,TLB就是页表的Cache,其中存储了当前最可能被访问到的页表项...原创 2021-06-04 13:02:59 · 642 阅读 · 0 评论 -
cpu cache line
CPU高速缓存行与内存关系 及并发MESI 协议先来一个整体图一.大致关系:CPU Cache --> 前端总线 FSB (下图中的Bus) --> Memory内存CPU 为了更快的执行代码。于是当从内存中读取数据时,并不是只读自己想要的部分。而是读取足够的字节来填入高速缓存行。根据不同的 CPU ,高速缓存行大小不同。如 X86 是 32BYTES ,而 ALPHA 是 64BYTES 。并且始终在第 32 个字节或第 64 个字节处对齐。这样,当 CPU 访问相邻的..原创 2021-06-03 17:09:28 · 274 阅读 · 0 评论