i.MX 8M Plus 应用处理器参考手册之系统安全

1 概述

安全系统模块在下面的章节中描述。

注意：本章简要概述了可用于该芯片的安全功能。有关安全功能的更多详细信息，请参阅芯片的安全参考手册。

2 中央安全单元(CSU)

芯片使用CSU 来管理所有不像CPU 内核那样直接支持安全的主/从设备的安全。

3 密码加速和保障模块（CAAM）

CAAM是芯片的密码加速和保障模块，作为NXP的密码加速和卸载硬件，打造模块化、可扩展的加速和保障引擎。它还实现了块加密算法、流密码算法、散列算法、公钥算法、运行时完整性检查、安全内存控制器和硬件随机数生成器。

CAAM 支持以下主要功能：

• PKHA 块支持使用 RSA 4096 和 ECC算法的公钥加密

• 3 个作业环

• RTIC（实时完整性检查）

• AES、DES、3DES 支持

• Widevine 密文窃取（AES-CBC- CTS模式）

• PlayReady内容保护

为了提供更好的视频内容保护，CAAM还支持基于域的资源保护。

4 安全非易失性存储 (SNVS)

安全非易失性存储 (SNVS) 是密码加速和保证模块 (CAAM) 的配套逻辑块。该块是芯片安全相关事件的中央报告点，例如启动软件验证的成功或失败以及潜在安全威胁的检测。此安全事件信息允许 SNVS 确定芯片是否处于可信状态。

5 On-Chip OTP Controller (OCOTP_CTRL)

OCOPT_CTRL 用于控制芯片中的8K 位OTP。它支持：

• 允许软件读取、覆盖或编程熔丝的寄存器接口。

• 灵活的熔丝权限控制，包括读保护、覆盖保护、程序保护和锁定。

• 编程顺序允许单个位被单独编程，也允许未编程的位稍后被编程。

对于 8K 位熔丝，以下位保留用于各种 IP 要求：

• 熔丝控制以禁用四个 Arm Cortex A53 内核中的每一个。

• 熔断器控制以禁用单个 IP 模块，例如 MIPI、ENET、USB 等。

6 资源域控制器（RDC）

芯片采用基于域的资源控制架构，用于四核Cortex A53平台、Cortex M7内核和其他总线主控之间的内存/外设资源共享和隔离。RDC支持对IP的访问权限进行灵活配置，例如可以将每个单独的IP配置为仅A核或仅M核。RDC还支持多区域，对每个内存空间的访问权限控制灵活。内存区域访问控制在下表中定义。对 DRAM 的安全和独家支持将由 TZASC 和 DRAM 控制器本身完成。

注意：RDC 和 TrustZone 功能彼此完全独立，但将一起使用。

表 3-1 内存区域访问控制

注意：表中的安全支持列指示相应内存空间是否支持 Trustzone Secure-World 属性。

7 TrustZone

芯片支持TrustZone 安全架构。对于片上 RAM，OCRAM/OCRAM_S 都通过其 TZ wrapper逻辑支持 TrustZone 访问控制。OCRAM/OCRAM_S 的一个可配置地址范围的区域可以设置为仅 TZ 访问。DRAM 有一个专用的 TZASC 块，可以支持多达 16 个可配置的内存区域。