qaseesaq-CSDN博客

原创 xilinx平台开发报告

前言对FPGA进行开发， PCB原理图、芯片手册、硬件用户手册是进行相关测试的必备工具。PCB原理图介绍电路板的连接情况，芯片手册介绍芯片的管脚信息、封装类型、功能信息，硬件用户手册介绍配置信息，FPGA的运行代码只占整个开发流程的小部分时间，大部分时间都是花在测试和查找资料上。查资料主要去xilinx的官网上去找！官网的资料最权威、最全！比如我们对Spartan6进行开发，首先要对其进行

2019-04-01 15:42:31 350

原创硬件电路设计报告总结

前言本科阶段，单纯以为硬件电路开发就是画画电路图，焊焊板子，跑跑程序等等…..随着学习的深入，逐渐发现，硬件电路的开发也有一套严谨有序的开发流程。需求分析是硬件电路设计的第一步，需要什么样的功能，功能实现的指标是我们首要考虑的。指标越高，所需要的成本也就越高。硬件电路设计的一个准则就是在性能和成本中寻求平衡。设计算法，进行算法仿真。Matlab以其强大的数学运算能力为我们的科研

2017-07-25 16:50:37 3859

原创 Chipscope pro使用简介

环境：windows7软件：ISE10.1 和 Fabric Configuration综合在Processes区域中，选择Synthesize – XST，右键点击Run。综合完成后，Synthesize – XST前面会出现绿色的对勾。表示综合完成且没有任何错误和警告。实现在Processes区域中，选择Implement Design，右键点击Run。连续执行翻译Translate

2017-07-21 16:22:28 961

原创探索EDA工具

在FPGA上设计一个DDS模块，在DE0 开发板上运行，在FPGA芯片内部合成出数字波形即可。不用输出模拟信号，本模块满足以下条件使用板载晶振的50MHz时钟，合成以下频率的信号1MHz 正弦波信号。频率字字长32位，波表ROM尺寸为 10比特地址，1024个word。波形格式为2补码格式，12比特量化。每个CLK输出一个有效样点。输入信号为频率字和频率字输入使能信号。使用板载的拨码开

2017-05-26 11:02:54 586

原创探索定点数实验

使用二进制表示数字，是计算机科学中最基本的问题之一。使用FPGA进行数学运算，本质上是把数学模型、公式、映射成数字电路。用FPGA实现定点数运算，对于设计运算单元电路很重要。请自行设计若干实验，实现和验证课堂上讲过的关于定点数的知识，例如： 2补码的溢出回绕特性不同长度的2补码数据进行运算时，先进行符号扩展和数据对齐，然后再进行加、减法运算乘法和加法对字长的影响，验证2补码整数的乘法和加

2017-05-25 17:22:03 960

原创 DDS

作业要求在FPGA上设计一个DDS模块，在DE0 开发板上运行，在FPGA芯片内部合成出数字波形即可。不用输出模拟信号，本模块满足以下条件使用板载晶振的50MHz时钟，合成以下频率的信号1、500KHz 正弦波信号。 2、1MHz 正弦波信号。3、3MHz 正弦波信号。频率字字长32位，波表ROM尺寸为 10比特地址，1024个word。波形格式为2补码格式，12比特量化。每个CLK输出一

2017-02-16 17:18:33 815

原创作业2：计数器的应用

实验内容 1使用Veriog - HDL 语言，DE0 FPGA 开发板按照如下要求设计一个计数器电路。功能描述在 DE0 开发板的最右侧的 HEX LED 数码管上，进行计数并用十进制数进行显示。计数器特征如下只能使用一个50MHz的时钟信号，不要有计数器分频的信号作为时钟该计数器在电路复位后会循环的从0值递增计数到最大值，计数最大值是一个循环变化的过程，计数器复位之后，第一次计数最大值是

2016-12-11 14:48:01 929

原创循环计数器设计

module jh (CLK,RST,CNT);output[3:0]CNT;//定义输出input CLK,RST;//定义输入reg[3:0] CNT;//定义一个四位寄存器记录输出reg[3:0] VALUE=6;//定义一个四位寄存器记录作参考值always@(posedge RST or posedge CLK)//两个敏感事件复位和时钟信号begin if(RS

2016-11-24 17:07:05 3827 1

qaseesaq的博客