- 博客(3)
- 收藏
- 关注
RSS订阅原创 【IC】Verilog（1）：基本概念
一.简介Verilog HDL作为通用的硬件描述语言，其语法知识与C语言很相似。在Verilog里面，用模块的概念来代表一个功能块。在设计的过程中，根据顶层设计的要求来选择相应的功能块。二.基本概念1.模块model...<模块内容>...endmodel2.词法约定2.1空白符空白符(\b)、制表符(\t)以及换行符2.2注释a=b&&c;//单行注释a=b&&c;/*多行 注释*/多行注释里可以嵌套单行注释；
2021-12-06 13:20:43
737
原创 【数电】SR锁存器
一.简介SR锁存器（Set-Reset Latch）属于静态存储单元的一种。一般由两个或非门或者与非门组成。二.电路图以及特性表1.或非门a.电路图其中Q和Q’称为输出端，并且定义Q=1、Q’=0为锁存器的1状态；反之，Q=0、Q’=1为锁存器的0状态。SD与RD称为输入端，SD称为置位端或置1输入端；RD称为复位端或置0输入端。b....
2021-08-04 15:46:39
23673
15
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人