第七章RISC-V的取指令

最新推荐文章于 2024-08-10 16:07:21 发布
最新推荐文章于 2024-08-10 16:07:21 发布
阅读量3.6k 收藏 3
点赞数
分类专栏： RISC-V
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qiaobt/article/details/83141066
版权
本文探讨了RISC-V架构如何简化取指令过程，包括将指令长度编码置于低位以加速译码，使用jal和jalr指令进行直接和间接跳转，取消分支延时槽，提供静态分支预测依据，以及利用RAS（返回地址堆栈）优化分支跳转预测。同时介绍了蜂鸟E200处理器的具体取指实现。
摘要由CSDN通过智能技术生成

RISC-V架构特点对于取指的简化

 

1：指令长度编码放在低位

  • 得益于后发优势和多年来处理器发展的教训，所有RISC-V处理器的指令长度指示码都放在了低位，可以方便取指逻辑在取指过程中以最快的速度译码出当前指令的长度，极大地简化了硬件的设计
  • 另外，16位压缩指令子集是可选的，假设处理器仅支持32位的而不支持16位的，甚至可以把后两位忽略不存储，因为肯定固定为（11），从而减少了6.25%的指令缓存
  • RISC-V不同指令长度的后几位定义如下图所示，不过除了32位和16位，其他的指令长度格式并不常用

 

2：简单的分支跳转指令

  • 无条件直接分支跳转指令，jal（跳转和链接）指令，用于进入子程序调用，同时将子程序的返回地址存在jal指令的目标寄存器（连接寄存器，link register）。
  • 无条件间接分支跳转指令，jalr（jump and link-register）指令，用于子程序返回指令，通过将jal指令（跳转进入子程序）保存的连接寄存器地址，作为jalr指令的基地址寄存器，则可以从子程序返回。
  • 带条件分支跳转指令，共有六条，他有两个操作数，
最低0.47元/天 解锁文章
qiaobt
关注
专栏目录
蜂鸟E200 RISC-V CPU：（一）取指
qq_43365647的博客
12-18 4583
【取指过程】 【概述】 画圈的是有关取值的两个重要模块 IFU：Instruction Fetch Unit 取指单元 ITCM：紧耦合存储器，指配置一段较小容量（几十KB）的存储器（通常是静态存储器），用来存储指令，在物理上离处理器核很近而专属于处理器核。优点是实现非常简单，容易理解，且能保证实时性。 【IFU】 源代码的Hierarchy如下： 示意图： E200处理器采用两级流水线，取...
RISC-V 指令集介绍
qq_57502075的博客
07-31 1万+
rs1 (Source Register 1)是第一个源操作数寄存器，占了5bit，在指令的15-19bit；rs1 (Source Register 1)是第一个源操作数寄存器，占了5bit，在指令的15-19bit；rs2 (Source Register 2)是第二个源操作数寄存器，占了5bit，在指令的25-31bit。rs2 (Source Register 2)是第二个源操作数寄存器，占了5bit，在指令的25-31bit。
RSIC-V 分支预测
最新发布
qq_54649447的博客
08-10 247
（2）间接跳转，目标地址通常存在于通用寄存器中，由于是通用寄存器，所以可以跳转到程序的任意地方，同时目标地址也是其他指令的执行结果。在没有得到最终的目标地址之前，当前执行的预测方向上的指令又可能都是错的，这就增加了分支预测失败时的惩罚。1.方向，指令有跳转指令和非跳转指令两种，跳转指令中又包含无条件跳转和有条件跳转，例如jump指令是无跳转指令，branch指令是有条件跳转。2.目标地址，如果指令需要跳转，那么就需要知道跳转的目标地址，而跳转目标地址也会存在于指令中。
RISC-V学习笔记【取指】
qq_40500005的博客
03-27 4803
处理器取指 每条指令在存储器空间中所处的地址称为它的指令PC，取址指处理器核将指令（按照其指令PC值对应的存储器地址）从存储器中读取出来的过程 取址的目标如下： 快速取址 连续取址 可能面对的问题如下： 指令的编码宽度不相等，导致PC地址与地址边界无法对齐 分支跳转指令执行后，可能导致跳转到另一个不连续的PC处，取址时需要从新的PC值对应的存储器地址读出指令 处理器会按顺序执行非分支跳转指令，需要按顺序从存储器中读取指令 传统RISC架构处理器的解决方案 连续不断地从存储器中顺序读取出非分支跳转指
RISC-V汇编指令
weixin_53479532的博客
02-14 1981
本文仅作为riscv汇编指令集的学习记录。其中可能对指令集的记录并不完善，也可能出现错误疏漏之处，所以仅作为个人学习记录。对于RISC-V的指令集来说，其使用模块化的方式进行组织，每一个模块用一个英文字母表示，包括基本指令集I、整数乘除法指令集M、原子操作指令集A、单精度浮点型指令集F、双精度浮点型指令集D和压缩指令集C，其中特定的组合“IMAFD”被称为“通用”组合，用英文字母G表示。而指令集格式如下图所示：上图基本概括了riscv指令集的机器码格式。其中rs与rd表示通用寄存器（x0~x31）；
RISC-V常见指令详解-计组
m0_72379992的博客
11-28 3384
注意：由于I型指令中仅有rs1，没有rs2，所以该类型指令的第二个操作数一定是立即数，第一个操作数一定是用寄存器地址表示。把寄存器rs1的值存入地址为寄存器rs2的值加offset的主存中，其中offset = imm，imm是12位补码。从地址为寄存器rs1的值加offset的主存中读一个双字，注意算式 (rs1+offset) 的寻址单位是。其中offset = imm，imm是12位补码。注意offset是13位有符号数，用补码形式存储。注意offset是20位有符号数，用补码形式存储。
RISC-V 指令集手册-v2.1中文版.pdf
01-26
### RISC-V指令集手册-v2.1中文版 关键知识点概述 #### 一、RISC-V指令集架构概述 **RISC-V**（精简指令集计算机第五版）是一种开源指令集架构（ISA），其设计旨在促进处理器创新。这份手册（**RISC-V指令集手册-v...
RISC-V 指令集
eaglelau的专栏
08-24 1055
RISC-V 原子操作 atomic
RISC-V指令集中文.zip
07-24
RISC-V指令集是一种开放源码的指令集架构（ISA），它基于精简指令计算机（RISC）的设计原则。RISC-V这个名字源自“第五代精简指令集”（Reduced Instruction Set Computer, Version 5）。这个ISA允许硬件制造商在不...
RISC-V版本计算机组成与设计课件.zip
11-17
“第七章”可能涉及并行计算和多核处理器，RISC-V的可扩展性使得它在多核设计中具有潜力，这部分将讨论并行编程模型和同步机制。 “第八章”可能涵盖了错误检测与纠正，包括校验码和内存保护机制，这对于确保系统的...
RISC-V学习笔记（五）：RISC-V的功能实现详解之取指
weixin_75067193的博客
10-08 1075
摆烂才是王道
如何快速取指令？
Leo ICer的博客
01-30 1959
为了能够以更快的速度从存储器中取出指令，首先要保证存储器的读延时足够小。不同存储器类型有不同的延迟，片外的DDR存储器或闪存可能需要几十个时钟周期的延迟，片上SRAM也可能需要几个时钟周期的延迟。 为了能够使处理器核以最快的速度取值，通常使用指令紧耦合存储器（Instruction Tightly Coupled Memory，ITCM）和指令缓存（Instruction Cache）。 指令紧耦合存储器是指配置一段较小容量（一般几兆字节）的存储器（通常使用SRAM），用于存储指令，且在物理上离处理器
riscv指令讲解
weixin_35750483的博客
12-19 715
RISC-V(Reduced Instruction Set Computing，红外线计算机)是一种开源的指令集架构(ISA)，用于设计和实现处理器。RISC-V的指令集架构受到RISC(精简指令集计算机)的启发，具有精简的指令集和精简的指令执行流程，以提高处理器的执行效率。 RISC-V指令集架构定义了一组基本指令，包括： 算术和逻辑指令：包括加法、减法、乘法、除法等。 寄存器访问指令：包括...
取数指令-工作过程
ddd0909_的博客
09-15 4886
计算机工作过程-取数指令 一些说明 M：主存中某存储单元 ACC, MQ, X, MAR, MDR,...：相应寄存器 M(MAR)：取存储单元中的数据 (ACC)...：取相应寄存器中的数据 指令：操作码+地址码 OP(IR)：取操作码 Ad(IR)：取地址码 说明 取数指令：将指令地址码指示的存储单元中的操作数取出后送至运算器的ACC中 描述： 首先，从程序计数器（PC）里面取出欲执行的指令的地址传入地址寄存器（MAR）； 然后根据地址寄存器（MAR）中存放的地址，去存储体中找到这条指令对应的
使用 C++23 从零实现 RISC-V 模拟器（3）：指令解析
every step
02-12 1518
这章内容进一解析更多的指令，此外将解析指令的过程拆分为一个单独的类，采用表格驱动的方式，将数据和逻辑分离，降低了 if else 嵌套层数过多。这部分依旧改动不多，只增加了七个指令。此外代码中细碎的变动没有完全列出来，下面只是主体部分的更新，可以尝试自己动手实现，如果简单抄一遍是没有成长的，总之需要在解决问题中加深印象。可以参考这个分支的代码：https://github.com/weijiew/crvemu/tree/lab3-inst。
8086CPU 取指令 执行 寄存器 理解
daxingshen的博客
08-19 3617
问题描述：学习x86的过程中对cpu的取指、执行工作原理一直是一知半解，上网查了很多相关，发现都讲的不全或者说很模糊。所以，经过自己长时间的查阅总结，终于画出了下图。在此之前需要说明下： cs：代码段寄存器 ip：指令指针寄存器 x86cpu：地址宽度20，但是cpu只能提供16位的访问宽度，因此cpu把两个16位数一个当作段地址，一个当作偏移地址合成一个20位数. 段地址 * 16 +
19｜RISC-V指令精讲（四）：跳转指令实现与调试
热门推荐
sucaiwa的博客
03-03 1万+
你好，我是LMOS。前面我们学习了无条件跳转指令，但是在一些代码实现里，我们必须根据条件的判断状态进行跳转。比如高级语言中的if-else 语句，这是一个典型程序流程控制语句，它能根据条件状态执行不同的代码。这种语句落到指令集层，就需要有根据条件状态进行跳转的指令来支持，这类指令我们称为有条件跳转指令。这节课，我们就来学习这些有条件跳转指令。在RISC-V指令集中，一共有6条有条件跳转指令，分别是beq、bne、blt、bltu、bge、bgeu。这节课的配套代码，你可以从下载。
6.自制操作系统: risc-v 比较和跳转指令
Do one thing at a time, and do well.
03-03 5128
比较指令 指令名称 功能 ISA type 用法 含义 BEQ 相等时分支 RV32I/RV64I B beq rs1, rs2, offset 若寄存器 x[rs1]和寄存器 x[rs2]的值相等，把 pc 的值设为当前值加上符号位扩展的偏移 offset。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值