深度探讨上电时序问题

        上电时序是个老生常谈的问题，通常，满足芯片要求的上电时序，芯片才能正常稳定的工作，这个是硬件应用的常识。但是这个问题经常会被忽略，因为这个上电要求其实很宽泛，不见得稍微违反就立马工作不起来，但是往往小问题容易翻车，在强大的墨菲定律面前，当量产数量足够大，没有保证好上电时序的产品就会出现各种花式异常表现，如启动异常，工作不稳定，蓝牙断连，flash数据异常等等，俗称“量产小概率事件”。然而，当投入巨大软件、硬件资源分析各种异常问题后，最后，站在上帝视角回溯，各个都在骂娘，@#%%￥

        这不，最近在客户端又遇到一个疑似缓慢上电的问题，虽然硬件应用指南已经明确强调，chip_en和VBAT上电时间关系需要遵守，“当CHIP_EN在上电后达到1 V时，VBAT需高于2.2 V”。其实这个翻译过来的硬件描述，只要有台示波器实测一下，就能秒懂确认的。但是，总有客户会问，你们到底要求是多少ms？因为两个都是变量，chip_en是来自RC延迟充电，但是给他充电的VBATL是动态的，不是简单的利用RC充电公式就计算出来的，为了解决这个问题，继续来一篇科普深度探索一下上电时序问题。

        以参考设计中的RC分别为100K,0.1 uF进行理论计算，为了确定电源上电时间的最大值，需确保当reset电压达到1V时，电源电压已超过2.2V。

      

1. Reset电路分析
   Reset电路由100kΩ电阻和0.1μF电容组成，时间常数τ_reset = R