- 博客(4)
- 收藏
- 关注
RSS订阅原创 am,fm调制解调和dds IP理解
DDS系统运行流程为：K值输入暂存于累加寄存器，在相位累加器中不断累加直到计满低N-M位后溢出，将高M位传入相位调制器，相位调制器接到P值再在此基础上加上P值（P值为定值的时候输出波形的形状不变，相位平移P值），此时根据相位调制器输出的M位值查找对应ROM地址，输出地址对应数据。假如ROM内存储的是sin信号，但是想输出cos信号的时候，只需要将每个输出点的相位向右平移四分之三个地址即可，假如地址线位数是12，地址共有2^12=4096个，4096*3/4=3072。相位字输入（后面用P表示）。
2024-08-03 15:46:58
981
原创 fpga语音信号加窗，matlab生成coe文件
需要对fpga采集到的音频数据进行加窗处理，使用matlab产生窗函数的系数并生成coe文件，然后存储到fpga的单端口ROM中，与对应的语音信号相乘。
2024-04-20 12:05:01
1274
2
原创 基于FPGA的蓝牙循迹小车项目
if(baud_cnt == BAUD_CNT_MAX/2 - 1'b1) begin //判断baud_cnt是否计数到数据位的中间。if(baud_cnt == BAUD_CNT_MAX - 1'b1) //当波特率计数器计数到一个波特率周期时。//寄存数据的最低位。output reg [7:0] uart_rx_data //UART接收到的数据。
2024-01-08 22:57:15
2586
5
原创 HDLBits_Counters最后一题12—hour clolk思路和代码
刚开始写的时候出来了重复赋值的错误提示，看了下确实我给hh向量赋值了很多次导致冲突。我的改正方法是将这些给hh向量复制的语句放在always块下的一个if语句下面，根据优先级来给hh向量赋值。
2023-12-01 22:30:36
440
3
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人