自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(12)
  • 收藏
  • 关注

原创 状态机verilog例程

状态机,verilog实例

2023-09-27 16:24:17 330

原创 系统任务$monitor,$time,$realtime,$finish,$stop,$readmemb,$readmemh,$random,`define,`include,`timescale

系统任务$monitor,$time,$realtime,$finish,$stop,$readmemb,$readmemh,$random,`define,`include,`timescale

2023-09-25 21:36:23 273 1

原创 verilog初识-系统任务$display,$write,$fopen,$fdisplay,$fclose,$strobe

verilog,$display,$write,$fopen,$fdisplay,$fclose,$strobe

2023-09-25 16:08:56 1023 1

原创 verilog初识-initial、always、task、function、递归函数automatic

verilog-initial、always、task、function、递归函数automatic

2023-09-25 10:52:34 1160 1

原创 verilog初识-条件语句、循环语句、块语句

verilog-条件语句if_else、循环语句case_endcase、块语句initial,begin_end,always

2023-09-23 22:33:50 1174 1

原创 verilog-模块的结构、数据类型、变量、基本运算符号、赋值语句和块语句

verilog-模块(module)的结构、数据类型、变量(wire,reg,memory)和基本运算符号,块语句,赋值语句

2023-09-22 22:14:09 1271 1

原创 verilog模块的基本概念-模块示例

verilog模块示例,module... endmodule

2023-09-22 14:36:02 141 1

原创 bitstreams文件生成失败:Incorrect bitstream assigned to device.Bitfile is incompatible for this device

vivado:生成bitstreams文件报错:incorrect bitstream assigned to device.Bitfile is incompatible for this device

2023-09-22 09:51:49 1360 1

原创 初识vivado-第一个工程-led闪烁

vivado创建工程,引脚约束文件,生成bitstream文件,在线编程FPGA,SPI FLASH程序固化

2023-09-21 19:40:09 522 1

原创 并行乘法器--对改进booth编码以及改进符号位扩展的理解

对改进booth编码以及改进符号位扩展的理解的要点:1、理解:N位带符号数X可表示为:2、理解:N为带符号数X的取值范围为:

2021-01-10 17:27:43 1211 2

原创 ASIC集成电路--证明:模加求相反数,取反加1可求相反数

证1:模加可求相反数。证明:证2:取反+1可求相反数。证明:

2021-01-10 16:49:39 450

原创 华莱树乘法器--华莱士压缩

华莱树乘法器(Wallace_Tree Multiplier)–华莱树压缩两个4位数X和Y,按照华莱树压缩进行相乘图解过程如下:详细步骤参考下文:华莱士压缩前后,X与Y的乘积项变化如下所示:

2021-01-10 16:00:58 2756 1

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除