- 博客(7)
- 收藏
- 关注
RSS订阅原创 Questa vsim-3693
在vivado的simulation设置页面中的Questa.compile.tcl.pre添加vsim -t 1ps
2021-07-28 18:44:40
343
原创 Wifi can调试笔记
1.独立时钟FIFO full和empty信号分别属于写读时钟域，写入完成后，读信号状态改变会滞后几个时钟。2.fpga外挂的网络phy芯片上电后需要硬件复位一次才能正常工作3.网络Ip数据包，ip头校验和必须正确，否则电脑等设备无法接收，udp校验和设置为全零或者正确校验和，否则无法接受。3.标准ip数据包有1500字节长度限制，超过后操作系统自动分包发送，如果需要发送超过限制长度的巨型包也需要对网卡进行设置(网卡需要支持）否则，fpga需要处理分组数据，udp传输进行分组时，第一包包含全部信息，第
2021-01-24 21:04:53
355
原创 网络带宽测试笔记
iperf -u -c 192.168.1.255 -p 5001 -l 1250 -B 192.168.1.1 -t 100 -i 1 -b 10M-u udp-c client192.168.1.255 数据发送目的地址-p 端口-l(L) 数据包长度-B 绑定网卡-t 时间-i 间隔-b 带宽iperf -s -u -B 192.168.1.2 -i 1 -P 5001-s 服务端client端测试发送性能，服务端测试接收性能...
2021-01-12 20:31:45
209
原创 HDMI编码规则
video data 编码原理D 输入的8位数据cnt 输出0或1的个数计数器，有正负可用【5:0】范围数据表示，每次传输完一行视频数据后清零q_m 中间数据，8位转9位数据q_out 10位输出数据N1{x} x内1的个数N0{x} x内0的个数对应解码HDMI编码结构视频帧传输结构传输分为3个区间，CTL Encoding,传输CTL信号（B通道：HV信号，G通道CTL0,CTL1信号，R通道CTL2,CTL3信号，Preamble属于该段信号，）Data island
2020-07-24 09:04:31
2699
原创 PCIeTLP包格式 v2.0
PCIe基本拓步结构PCIe网络为树状拓步结构，一般只能有一个Root Complex(RC)，可以有多个Switch,和多个Endpoints.PCIe End point节点规则‰ A PCI Express Endpoint must be a Function with a Type 00h Configuration Space header.（节点需要有Type0 配置空间）‰ If the PCI Express Endpoint is a Trusted Device:• I.
2020-07-15 00:22:15
3373
原创 verilog 语法注意事项
1. 变量赋值或比较需要等位宽，进行严格约束，如 reg [7:0] param; initial param = 8'h87; (最好不要写 param = 135;)2.
2020-07-03 23:05:47
545
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人