bootlader时钟初始化

概念解析：

 

1.1时钟脉冲信号：按一定电压幅度，一定的时间间隔连续发出的脉冲信号。

1.2时钟脉冲频率：单位时间内产生时间脉冲的个数。

 

1.3信号产生：1）晶振:产生固定频率。   

2）PPL锁相环对外接晶体频率进行加倍或分频。

 

 

2440时钟体系：

晶振 ：12MHZ

PLL : MPLL  & UPLL

 

 

 

 

时钟初始化流程：

 

 

 

 

 

 

CPU刚上电的时候 FCL  按照晶振频率OSC工作。      通过 配置 lock time，设置FLC。

 

软件设置流程：

1） 配置 lock time  

2）设置分频系数 

3）设置FLCK

4）如果FCLK≠HCLK  必须要设置CPU 为异步模式

 

 

 

代码编写：

 

/* FCLK:HCLK:PCLK = 1:4:8 */
#define CLKDIVN 0x4c000014	
#define PLLCON 0x4c000008	
#define PLL_405MHZ ((127<<12)|(2<<4)|(1))
#define PLL_48MHZ ((56<<12)|(2<<4)|(2))

init_clock:
		ldr r0, =CLKDIVN
		mov r1, #0x5	
		str r1, [r0]
		mov pc,lr
		
		mrc p15,0,r0,c1,c0,0
		orr r0,r0,#0xc000000
		mcr p15,0,r0,c1,c0,0
		
		ldr r0, =PLLCON
		ldr r1, =PLL_405MHZ 	
		str r1, [r0]
		mov pc, lr