FPGA_Verilog开发
CQSu
这个作者很懒,什么都没留下…
展开
-
Verilog - ASCII码与16进制相互转换(Task语句,多个ASCII码转换)
4. 将n个8bit ASCII转为n个4bit Hex数据进行数据拼接,输出n*4 bit HEX数据。3. 调用Task语句,将8bit Ascii码转换为4bit Hex数据。1. 使用case语句,将Ascii码与Hex对应关系连接;2. 使用Task语句将Ascii码转Hex作为一个任务。原创 2024-09-16 10:19:21 · 512 阅读 · 0 评论 -
Verilog_ASCII码与16进制相互转换
十六进制代表的数据通过UART发送到电脑上表示出来,所以最终要求就是将十六进制表示的数据用ASCII码表示传给电脑。反之ASCII转16进制就需要考虑一下大小写。ASCII码与16进制数据需要相互转换原创 2024-07-20 11:37:59 · 404 阅读 · 0 评论