qq_19349101的博客

原创 verilog编码规范

verilog编码规范@TOC模块（1） 一个module模块单独在一个单独的源文件里，且原文件名和模块名一致（2） 在文件开始加注说明，至少包括：设计时间设计者文件名所属项目上下层模块模块名称及功能描述修改记录（3） 模块名要求可描述模块功能，可用下划线间隔简写单词（4） 顶层模块的设计只是各子模块信号的连接，不做信号设计，这样有利于系统综合信号（1） 模块名...