qq_21186033的博客

在 PCI 总线中,通过INTx 引脚提交中断请求,而 MSI 机制是一个可选机制。而在 PCIe 总线中,PCIe 设备必须支持 MSI 或者 MSI-X 中断请求机制,而可以不支持 INTx 中断消息。在 PCIe 总线中,MSI 和 MSI-X 中断机制使用存储器写请求 TLP 向处理器提交中断请求。不同的处理器使用了不同的机制处理这些 MSI/MSI-X 中断请求,如 PowerPC 处理器使用 MPIC 中断控制器处理 MSI/MSI-X 中断请求；而 x86处理器使用 FSB Interru

4.3 存储器、I/O 和配置读写请求 TLP在 PCIe 总线中,存储器读写,I/O读写和配置读写请求TLP 由以下几类报文组成。存储器读请求 TLP 和读完成 TLP当 PCIe 主设备,RC 或者 EP,访问目标设备的存储器空间时,使用 Non-Posted 总线事务向目标设备发出存储器读请求 TLP,目标设备收到这个存储器读请求 TLP 后,使用存储器读完成 TLP,主动向主设备传递数据。当主设备收到目标设备的存储器读完成 TLP 后,将完成一次存储器读操作。存储器写请求 TLP在

事务层是 PCIe 总线层次结构的最高层,该层次将接收 PCIe 设备核心层的数据请求,并将其转换为 PCIe 总线事务,PCIe 总线使用的这些总线事务在 TLP 头中定义。PCIe 总线继承了 PCI/PCI-X 总线的大多数总线事务,如存储器读写、I/O 读写、配置读写总线事务,并增加了 Message 总线事务和原子操作等总线事务。在 PCIe 总线中,Non-Posted 总线事务分两部分进行,首先是发送端向接收端提交总线读写请求,之后接收端再向发送端发送完成(Completion)报文。PC

介绍PCIe之前要搞清楚的问题，为什么要用PCIe总线？首先PCI总线存在的下列缺陷：（1）带宽问题PCI 总线的最高工作频率为66M,最大位宽为64b,从理论上讲,PCI 总线可以提供的最大传输带宽为532MB。然而 PCI 总线作为一个共享总线,在其上的所有 PCI 设备必须要共享PCI 总线的带宽。同时由于 PCI 总线的协议开销,导致 PCI 总线可以实际利用的数据带宽远小于其峰值带宽。（2）服务质量问题PCI 总线在设计之初并没有考虑服务质量的问题。有些实时数据采集卡,音频或者

一、存储域和总线域在PCI 体系结构中,含有两类桥片,一个是 HOST 主桥,另一个是 PCI 桥。在每一个 PCI设备中(包括 PCI 桥)都含有一个配置空间。这个配置空间由 HOST 主桥管理,而 PCI 桥可以转发来自 HOST 主桥的配置访问。在 PCI 总线中,PCI Agent 设备使用的配置空间与 PCI 桥使用的配置空间有些差别,但这些配置空间都是由处理器通过 HOST 主桥管理。1.1 PCI总线域PCI 总线域(PCI Segment)由 PCI 设备所能直接访问的地址空间组

一、简介在处理器体系结构中,PCI 总线属于局部总线(Local Bus)。主要功能是为了连接外部设备。PCI 总线推出之后,迅速统一了当时并存的各类局部总线。EISA、VESA 等其他32位总线很快就被PCI 总线淘汰了。从那时起,PCI 总线一直在处理器体系结构中占有重要地位。目前 PCI Express 总线逐步取代了 PCI 总线成为 PC 局部总线的主流,从软件层面上看,PCI Express 总线与 PCI 总线基本兼容;从硬件层面上看,PCI Express 总线在很大程度上继承了 P