qq_21456825-CSDN博客

原创 Node Sass does not yet support your current environment: Windows 64-bit问题解决办法

参考其他的文章都是先卸载再安装node sass就可以了npm uninstall --save node-sassnpm install --save node-sass但我重复i无数遍，尝试换淘宝镜像、使用cnpm都没有用即便显示重装新版本的node sass成功了，错误还是没有解决报错信息一直都是提醒4.13.1版本的node sass不对然后我就想应该全局的node sass的版本和项目依赖中独自的node sass应该不一样所以我进入到项目中的路径先npm uninstall .

2021-04-23 14:04:15 250

原创 requests.packages.urllib3找不到该模块 cmd命令安装2.6.0不管用直接用pycharm解释器安装

我看网上大多数教程都是用pip install --upgrade --force-reinstall ‘requests==2.6.0’ urllib3命令直接安装成功我运行命令的结果如下图，pip显示是最新版了已经，指定版本安装的参数不管用，无效，可烦死我了最后发现能在pycharm的file->setting->project->project interpreter中点击加号添加，解释器用的是本地解释器...

2021-01-05 12:05:45 1653

原创关于Android Studio找不到support-v7包的问题和新版AS添加依赖包的方法

Android新手照着教程使用一些控件或模块，要添加依赖时，需要用到v7包，发现根本就找不到v7包，import也报错说找不到v7这个符号查了资料才知道，因为原来的support包分布太乱了，所以重新整合成了Androidx包，原来在v7中的东西都在androidx中有，而因为使用了androidx，v7包就被删掉了。如果找不到v7包，可以将v7包的前缀改成Androidx的前缀试试比如说c...

2020-04-26 17:38:07 7128

原创 Didn't find class "androidx.multidex.MultiDexApplication" 问题的解决

目录问题描述解决方法问题描述当时要做的项目要添加数据库，想使用Room持久化类库，写好代码后发现了一连串的问题，一路改过来，最后出现的这个问题耗了我大半天的时间，我看了也试了很多其他人的解决方法才改好由于自己找到的解决方法和其他大部分人的不一样，所以特地分享处理，希望能帮到遇到同样问题正在苦恼的朋友们我当时的具体情况：由于我添加了Room类的使用，导致项目的方法数超过了65535，必须使...

2020-04-26 17:04:29 13010

原创基于块的Linux驱动程序块设备驱动 centos内核编译过程操作系统课程设计

操作系统的课程设计，本人也是一头雾水地做完了课程设计，在这里贴下操作过程，放下当时参考的一篇CSDN文章链接：https://blog.csdn.net/cxy_chen/article/details/80998510这篇文章里贴了完整的代码，只需要simp_blkdev.c和Makefile两个文件如果你有幸跟本人遇到同样的课程设计选题，并且还没有开始选题，作为前辈我可以跟你分享下选题的经...

2019-02-08 18:28:17 2353 1

原创 C++ 迷宫问题多条路径所有路径最短路径课程设计

为期一周的数据结构课程设计中写了一个迷宫问题的C++程序，虽然迷宫问题的程序已经很多人贴出来过了，程序也非常地简单，但是只要查过一遍就能发现大多数都是简单的深度优先搜索求一条路径，或者是广度优先搜索遍历求最短路径，之所以很少有求迷宫入口到出口之间所有路径的程序，是因为这样做本身就显得没有必要。若是设计一个走迷宫的小游戏，只要验证玩家给出的路径是否能走通就可以了，若有多条路径可以直接用广度优先搜索来...

2019-02-07 15:39:45 7339

原创 verilog A5/1流密码器课程设计

课程设计内容，用Verilog写一个A5/1对称式流密码器功能阐述：本次设计的是对称式流密码器，若输入明文则输出密文，输入密文则输出明文，加密和解密的处理过程都一样。设置处理数据为十六位二进制数，输入待处理数据，按下启动键，就能获得待处理数据设计思路：使用一个三段式FSM状态机来作为控制单元，状态图在下方，分为两个状态，一个是初态，一个是加密态。引进一个计数器作为辅助，从初态进入加密态，计数器...

2019-02-06 23:11:52 1651

原创 verilog 存储器组织

用Verilog写一个组合逻辑的ram64x8的存储器组织，实现简单的读写功能一个ram64x8的存储器由4x2=8个ram16x4的存储芯片组成核心代码：连接其他模块和外部接口的模块文件Virtual_Lab_Top.v：//64x4存储器实验`default_nettype none module Virtual_Lab_Top //信号的输入和输出( input ...

2019-02-05 09:42:34 2574 1

原创 verilog 多周期控制器

用Verilog写一个控制码类型的状态机，用来控制一个A+B+C+/-D类型的多周期数据通路，这个运算被分为R←A，R←R+B，R←R+C.R←R+ D.或R←R- D四个周期，启动运算后，只需要一定的硬件资源，在几个时钟周期内对有限的硬件进行重用从而完成需要的功能。控制码类型的状态机和FSM类型的状态机不一样，控制码类型的状态机需要提前列好控制码表，当然最为简单常用的其实是FSM类型的状态机核...

2019-02-03 18:04:42 1112

原创 verilog 移位寄存器与流水灯

用Verilog写一个简单的多功能移位寄存器，并在移位寄存器的基础上进行修改，利用移位功能形成流水灯的效果基本的功能如下：寄存器示意图见下方虚拟面板图有两种改进方式：第一种是把最后一个功能改成循环右移，即此功能模式下，按一下时钟按键（代表时钟信号到来），高三位往右移一位，最低位移动到最高位。按一次移位一次，形成流水灯效果第二种在第一种的基础上把按键时钟改成接入内部时钟，每隔一段时间时钟...

2019-02-03 16:03:51 5788

原创 verilog ALU加减运算电路

用verilog写一个简单的ALU加减运算电路，能对四位二进制的数据进行处理，功能控制位为M，M为四位，高位到低位分别为M3、M2、M1、M0，四位选择0或1组合起来不同组合对应不同功能，功能表如下：M3 M2 M1 M0 运算0 0 0 0 传送X F=X0 0 0 1 加法F=X+Y1 0 0 1 带进位加法F=X+Y+Cin0 1 1 0 减法F=...

2019-01-26 21:58:04 4522