强大的工具——FPGA Editor(一)

FPGA Editor,相信和Xilinx FPGA打过交道的人大都听说过,但用过的人就不是很多。我可以负责任的说,你一旦用过FPGA Editor,就会爱不释手,不能自已。

一、FPGA Editor是个啥

FPGA Editor是Xilinx提供的一个强大的FPGA后端工具,能够查看P&R(Place and Route)之后的网表,并对其进行修改。请看如下几个场景:

  • 一个巨大的设计,把Reset的极性搞反了。改RTL重新编译?时间就是这么浪费的,用Fpga Editor吧,几分钟搞定。
  • IO本应该上拉的,结果忘了。LVDS没有外部跨接电阻,但忘了加DIFF_TERM。加约束重新P&R?还是用Fpga Editor吧。
  • 有一些简单逻辑搞错了,想要将if(a==2'b10)改成if(a>=2'b10),这也是可以用Fgpa Editor来完成的。
  • 把内部变量引向引脚,修改chipscope,用FPGA Editor快捷很多。
  • 调节IDELAY的延时,PLL的相位,FPGA Editor。
  • 手动调整布局布线,这个FPGA Editor可以做,但很多时候很难做。。。

节省时间,提高效率是FPGA Editor带来的最大便利,但有一点要格外小心,用FPGA Editor修改后的网表有可能和会和RTL不对应,调试成功之后记得做好善后工作。

二、启动FPGA Editor

FPGA Editor可以从ISE里面启动,也可以单独启动。ISE里面启动的位置见下图:


起来之后选择File->Main Properties,检查一些Edit Mode,默认情况下是不允许更改网表的。改成Read Write就可以为所欲为了。

强大的工具——FPGA <wbr>Editor(一)


 

三、界面布局

强大的工具——FPGA <wbr>Editor(一)


界面上大概是这么几块:

  • 图标栏:关于显示的常用操作
  • 命令栏:位于最右侧,关于FPGA的常用操作
  • Array栏:布满了各种资源
  • List栏:同样是各种资源,通常用来检索用
  • Wrold栏:在整个FPGA中的位置
  • Console:打印信息
  • 命令行:最下面还有一个命令行,可以输入各种指令
  • 0
    点赞
  • 12
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
Vivado FPGA Editor是Vivado软件中的一个工具,用于对FPGA后端设计进行修改和调整。它可以查看Place and Route(P&R)之后的网表,并对其进行编辑。通过FPGA Editor,可以快速解决一些设计中的问题,如修改信号的极性、添加约束、调整逻辑等。例如,如果设计中Reset的极性搞反了,可以使用FPGA Editor快速修改,而无需重新编译RTL。同样地,如果忘记添加IO上拉或LVDS的外部跨接电阻,也可以使用FPGA Editor进行修正,而无需重新进行P&R。此外,FPGA Editor还可以用于修改内部变量引脚、调整IDELAY的延时、PLL的相位等。总之,Vivado FPGA Editor是一个强大工具,可以帮助开发人员快速调整和优化FPGA设计。\[1\] #### 引用[.reference_title] - *1* [强大工具——FPGA Editor(一)](https://blog.csdn.net/qq_23543041/article/details/121143403)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^koosearch_v1,239^v3^insert_chatgpt"}} ] [.reference_item] - *2* [vivado第三方编辑器的使用](https://blog.csdn.net/Smart_Devil/article/details/108962945)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^koosearch_v1,239^v3^insert_chatgpt"}} ] [.reference_item] - *3* [FPGA开发第一弹:Vivado软件安装、开发使用与工程建立](https://blog.csdn.net/weixin_53747781/article/details/125855611)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^koosearch_v1,239^v3^insert_chatgpt"}} ] [.reference_item] [ .reference_list ]

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值