数字IC/UVM验证
文章平均质量分 90
分享数字IC验证中用到的技能点
李大毛hh
这个作者很懒,什么都没留下…
展开
-
System Verilog 随机化的使用
对system verilog 随机化操作进行介绍原创 2024-05-08 15:41:44 · 2078 阅读 · 0 评论 -
VCS 代码覆盖率和功能覆盖率使用分析
介绍vcs验证中代码覆盖率、功能覆盖率的相关指令以及关键字原创 2024-04-08 11:07:40 · 3472 阅读 · 1 评论 -
UVM验证中“仿真时间”的设置与处理
对timescale、timeunit、timeprecision以及timeformat的使用、优先级、作用域进行介绍原创 2024-03-26 14:36:52 · 1620 阅读 · 1 评论 -
UVM Sequence机制基本使用介绍
uvm sequence机制介绍原创 2022-12-28 10:25:17 · 1634 阅读 · 1 评论 -
UVM TLM(Transaction Level Modeling)1.0事务级建模介绍
system verilog, UVM TLM使用原创 2022-12-22 15:33:16 · 1051 阅读 · 0 评论 -
UVM/System Verilog传递仿真参数
提取仿真命令中的参数到testbench,uvm_cmdline_processor的使用原创 2022-11-16 17:37:18 · 868 阅读 · 0 评论 -
System Verilog数据类型及系统函数
System Verilog的数据类型,初始化,类型转换,系统函数介绍原创 2022-11-09 22:13:41 · 5245 阅读 · 0 评论 -
VCS/Questa SIM 使用流程及Makefile
VCS,Questa SIM仿真软件使用流程,Makefile原创 2022-09-01 23:52:44 · 5172 阅读 · 1 评论 -
Makefile使用小记
makefile使用,规则介绍,makefile常用函数原创 2022-11-20 22:20:03 · 1868 阅读 · 0 评论