史上最透彻：为什么TTL逻辑驱动CMOS要接上拉电阻？你真知道？

除了前一节讨论的拉电阻基本使用方法外，上拉电阻也可以提升高电平的电压阈值，以便于前后级信号相匹配，

我们经常会看到网上有这种说法：TTL逻辑电平驱动CMOS逻辑电平时，我们通常会添加一个上拉电阻R1，如下图所示：

大多数人会这么想：哦，我知道了，下次如果用TLL逻辑驱动CMOS逻辑的话，我会加个上拉电阻的，But Why？你真的想过其中的原因吗？

我们先来看看TTL电平标准图与CMOS电平标准图，如下图所示：

可以看到，TTL逻辑输出的低电平最大值VOLMAX（0.4V）小于CMOS逻辑输入低电平最大值VILMAX（0.3×VCC=1.5V），因此，TTL低电平驱动CMOS逻辑是完全没有问题的，但是TTL逻辑输出的高电平最小值VOHMIN（2.4V）却低于CMOS逻辑输入高电平的最小值VIHMIN（0.7×VCC=3.5V），换言之，CMOS逻辑可能不能够识别TTL逻辑高电平（注意"可能"这两个字）。

那为什么添加上拉电阻后就能够使TTL逻辑可靠驱动CMOS逻辑呢？我们看看TTL逻辑"非"NOT电路的输出结构，如下图的所示：

事实上，所有TTL逻辑输出结构都是一致的，TTL逻辑输出为高电平时内部状态如下图所示：

按照TTL电平标准，输出高电平VOH至少2.4V（VOHMIN=2.4V），换言之，这个输出电压也可能高于或低于CMOS高电平输入识别阈值最小值3.5V（不可靠），而添加上拉电阻后的TTL逻辑电路状态如下图所示：

由于上拉电阻R4的存在，使得三极管Q3与二极管D2都处于截止状态，因此输出电平被上拉至5V高电平，妥妥地超过了CMOS逻辑高电平判断阈值的最小值（ 3.5V），这样CMOS逻辑电路就能够可靠地进行高电平判断。

但是，反过来CMOS逻辑电平能够可靠地驱动TTL逻辑电平，读者可自行对照两者的逻辑电平标准图就真相大白了。

我们在说某个电阻是上拉电阻或下拉电阻的时候，它其实还同时有限制电流的能力，只不过在使用拉电阻过程中，上拉或下拉的功能占主导地位，也因此而得名，你可以把端接电阻称为上拉电阻或下拉电阻，但你总不会称其为限流电阻吧？下一章我们来详解谈谈限流电阻的使用， Let's Go!