2021-08-23

布线
1.布线线宽，线距推荐8mil，走线间距的大小一般为两倍线宽，
2.布线要均匀，线路不密集的地方，尽量间距拉大，布线按信号流布线
3.避免上下相邻两层的走线方向相同，甚至有走线正好上下重叠在一起，这种串扰比同层相邻走线的情形还大
4.不要有太长的平行走线，尤其是高速或者高摆幅信号。如果无法避免，其间保持足够的距离或者添加地线隔离，受体积限制和抗干扰要求高的部位可用金属屏蔽盒隔离
5.布线不能跨越分割电源之间的间隙，如果一个电源层被分割成好几个不同的电源部分，如有3.3V 5V等的电源，信号线最好不要同时出现在不同的电源平面上，即布线不能跨越分割地之间的间隙
6.最小环路原则，信号线与其回路的环路面积尽可能的小，对多层板不要跨地的分割走线
7.3W原则，减少线间串扰，30Mhz一下的信号可无需3W原则
8.减少布线层与地平面的距离，绝不允许出现一端净空的布线，防止产生天线效应减小不必要的干扰辐射和接收
9.同网络的线宽应保持一致，避免因线宽变化导致线路特性阻抗不均匀
10.防止信号线在不同层间形成自环，在多层板设计中容易发生此类问题，自环将引起辐射干扰
11.电源线地线尽量使用20mil以上的宽度，芯片的地，电源管脚可以适当细一些，尽量控制分支的长度，电源芯片下面不要走线
12.电感下方单独铺铜不与其他网络连接，电解电容下方不允许走线，隔层可以
13.CAN芯片的TX/RX走线要做包地处理，包地线宽不小于0.5mm，包地线长应间隔10mm打地孔，CAN_H/CAN_L要包地
layout
14.器件放置要遵循“先大后小，先难后易”即重要单元电路，核心元件应当优先布局
15.布局参考原理图，根据单板的信号流向规律安排主要元器件
16.退耦电容的布局尽量靠近IC的电源管脚，并使之与电源地之间的回路最短，电源平面退耦电容放在TOP层或者BOT层，与需要连接的电源你近一些
17.小电容退耦半径小尽量靠近IC
18.注意高频器件的摆放位置，不要太靠近对外的连接器
19.接口信号的滤波，防护和隔离等器件要靠近接口连接器放置，且遵循先防护后滤波
20.电源引脚要串联两个（防止单颗电容失效短路电源）1~10nF电容用来解决ESD问题layout时两个电容垂直摆放防止PCB受到外力变形使电容失效
21.输出端PIN脚同样加1~10nF电容为ESD
22.铝电解电容可能发生几微秒的暂时性介质击穿，因而在纹波很大或者有瞬变电压电路里，应该使用固体电容器
23.输出IO口不能直接接电容，防止出现电流尖峰
24.焊盘不能放过孔，焊接时锡膏会流入过孔导致两个焊盘锡量不同对元件的张力不同可能导致元件出现裂缝使之失效
25.接插件上通过大电流的PIN针（>1A），要尽量有5mm的间距
26.接插件多个GND时，关注一根GND断开时，其他PIN针和线束的载流能力。
27.注意关注金属触点的润湿电流要求
28.如果晶振停止工作，系统输出会是什么状态？要有一个良好的机制保证系统复位
29.是否采用必须同电源电压进行比较才能采集的输入状态（例如：电阻网络的上拉源是电池电压）。在此情况下，需要主意电源采集和输入采集的时间常数是否匹配。
30.两个不同容值的电容并联滤波，也会有一定的问题？？？
31.低电压复位电压要比MCU最低工作电压高
32.MCU供电上慎重增加电感，需同供应商确认
33.大电容的充电电流瞬间很大，能达到40A.注意充电电路的电流能力是否满足。可能会把前级电路电压拉低（尤其注意前级电路是5V时，可能造成系统复位）
34.尽量不要应用大封装电阻（2010，2512）
35.比较器输入端是否加了磁滞电路
36.12V系统中抑制器件是否可以满足24V 1min，24V系统中，抑制器件是否可以满足42V 1min
37.PCB设计中差分信号线中间可否加地线：一般差分信号线中间不能加地线，加地线会破坏耦合效应
38.在SCL,SDA AS都串一个电阻：上拉电阻是增加抗干扰的能力，一般取VCC/1mA_{10K；串联是阻尼作用，一般取33R}470R，即当信号线上的脉冲频率较高时将会从线的一端反射到另一端，这将可能影响数据及EMI
39.EMC问题：一般电子产品：RE–辐射，CE–传导，ESD–静电；通讯类电子不光包括前三项：RE,CE,ESD 还有Surge–浪涌（雷击，打雷）医疗器械：EDS EFT–瞬态脉冲抗干扰，CS–传到抗干扰，RS–辐射抗干扰北方干燥地区ESD要求很高，西南多累=雷地区EFT防雷要求很高