瑞萨单片机RL78-时钟

时钟源介绍

时钟发生电路是产生给 CPU 和外围硬件提供时钟的电路。
有以下 3 种系统时钟和时钟振荡电路

主系统时钟

主系统时钟来源如下。能通过设定 MCM0 位 （系统时钟控制寄存器 （CKC）的 bit4）进行高速系统时钟 （X1 时钟或者外部主系
统时钟）和高速内部振荡器时钟的切换
1、谐振器连接引脚：X1,X2
能通过给X1和X2连接谐振器使fX=1～20MHz的时钟振荡，并且能通过执行STOP指令或者设定MSTOP
位 （时钟运行状态控制寄存器 （CSC）的bit7）使振荡停止

2、外部时钟输入引脚：EXCLK
EXCLK/X2/P122 引脚提供外部主系统时钟（fEX=1 ～ 20MHz），并且能通过执行 STOP 指令或
者设定 MSTOP 位将外部主系统时钟的输入置为无效

3、高速内部振荡器
能通过选项字节（000C2H）从fIH=32MHz、 24MHz、 16MHz、 12MHz、 8MHz、 6MHz、 4MHz、 3MHz、
2MHz和1MHz(TYP.)中选择频率进行振荡。在解除复位后， CPU一定以此高速内部振荡器时钟开始运
行。能通过执行STOP指令或者设定HIOSTOP位 （CSC寄存器的bit0）使振荡停止

副系统时钟

副系统时钟来源
1、谐振器连接引脚：XT1,XT2
通过给XT1和XT2连接32.768kHz的谐振器使fXT=32.768kHz的时钟振荡，并且能通过设定XTSTOP
位 （时钟运行状态控制寄存器 （CSC）的bit6）使振荡停止。

2、外部时钟输入引脚：EXCLKS
由 EXCLKS/XT2/P124 引脚提供外部副系统时钟 （fEXS=32.768kHz），并且能通过设定 XTSTOP
位将外部副系统时钟的输入置为无效

低速内部振荡器时钟

能使 fIL=15kHz (TYP.) 的时钟振荡。
不能将低速内部振荡器时钟用作 CPU 时钟。
只有以下外围硬件能通过低速内部振荡器时钟运行：
• 看门狗定时器
• 实时时钟
• 12位间隔定时器

寄存器介绍

时钟运行模式控制寄存器 （CMC）

描述这是设定 X1/P121、 X2/EXCLK/P122、 XT1/P123、 XT2/EXCLKS/P124 引脚的运行模式以及选择振荡电路
增益的寄存器
复位值：00H

bit7~bit6:这两位共同决定主系统时钟
当bit7为0且bit6为1时：使用X1，X2连接晶体振荡器或者陶瓷谐振器作为主系统时钟源
当bit7为1且bit6为1时：使用外部时钟源（EXCLK）作为主系统时钟源

bit5~bit4:这两位共同决定副系统时钟
当bit5为0且bit4为1时：使用XT1连接晶体振荡器作为副系统时钟源
当bit5为1且bit4为1时：使用外部时钟源（EXCLKS）作为副系统时钟源

bit0:主系统时钟增益
bit1~bit2:副系统时钟增益

系统时钟控制寄存器 （CKC）

描述：这是选择 CPU/ 外围硬件时钟和主系统时钟的寄存器。
通过 1 位或者 8 位存储器操作指令设定 CKC 寄存器。
复位值：00H

bit7:CLS位为只读
为0：FCLK为主系统时钟频率
为1：FCLK为副系统时钟频率
bit6:FLCK选择
0：主系统时钟源为高速内部振荡时钟
1：主系统时钟源为高速系统时钟（X1,X2接晶体振荡器，或接EXCLK）

bi5:MLS位为只读
为0：FCLK为主系统时钟频率
为1：FCLK为副系统时钟频率
bit6:FLCK选择
0：FCLK设置为主系统时钟
1：FCLK设置为副系统时钟

使用X1振荡电路作为主时钟源

待续。。