NAND FLASH ONFI spec

一、NAND FLASH管脚状态

      CE信号线拉低，代表对应CE选中，对应CE占用NAND BUS，释放NAND BUS后CE重新拉高（即改CE DMA结束CE状态恢复高电平）；

      命令下发：CLE拉高，DQ传输命令；

      地址下发：ALE拉高，DQ传输地址；

     DQ将NAND数据或状态寄存器数据导出时，RE抖动；

     DQ将NAND数据、命令导入时，WE拉高；

     DQ上的数据，除非有新数据，否则保持原数据；

二、写命令序列

muti plane

    muti plane操作的page必须相同

cache program

　　 cache program允许1个page在program时，进行另外一个page的数据导入；

 　　当cache page register中的数据全部传入data page register后，CE恢复ready状态，开始program；

     　当下笔写的数据DMA到cache page register后，15H下发，待上笔写的数据program完成，本笔写的数据从cache page register导入到data page register，之后CE恢复ready，即CE进ready状态实际是上笔写的program结束；

     　cache program实际是将NAND　DMA的时间藏在上笔写的program时间内，在后端cache写命令下发紧凑情况下，cache写一个page的时间为不