在PCB布线时，功率电感下方的地是否需要去除

在PCB布线时，功率电感下方的地是否需要去除需根据具体场景综合判断。以下是关键分析及建议：

---

1. 是否需要去除地平面的核心考量因素

因素	保留地平面	去除地平面
涡流损耗	高频磁场在地平面引发涡流，降低效率（尤其非屏蔽电感）	消除涡流损耗，提升转换效率（适合高频/大电流场景）
EMI辐射	地平面可能成为辐射环路，恶化高频干扰	减少磁场耦合，改善EMI性能
散热能力	地平面辅助散热，降低电感温升	散热路径受限，可能需额外散热措施
结构强度	增强PCB机械稳定性	挖空区域可能影响板厂加工精度

---

2. 分场景设计建议

2.1 必须保留地平面的情况

• 屏蔽电感（如一体成型电感）
  内部磁屏蔽层已抑制磁场外泄，保留地平面可兼顾散热与EMC。
• 低频应用（<1MHz）
  涡流损耗可忽略，保留地平面更安全。
• 多层板且电感位于表层
  保留下方完整地平面作为镜像层，控制回路阻抗。

2.2 建议去除地平面的情况

• 非屏蔽电感且开关频率高（>2MHz）
  如DC-DC的Buck/Boost电路，挖空区域直径 ≥ 电感外径+2mm。
• 高密度电流路径（如>10A）
  避免地平面分流导致电流分布不均。
• 对效率极其敏感的设计
  如电池供电设备，需最小化涡流损耗。

---

3. 折中方案：部分挖空与屏蔽

• 十字分割法：
  在电感下方地平面做 十字形挖空，保留部分铜箔散热，同时切断涡流环路。
  尺寸：线宽≤0.2mm，挖空区覆盖电感投影区域。
• 局部铺铜屏蔽：
  在电感下方第二层铺设 孤立铜岛，通过过孔连接到静地（如PGND），形成电磁屏蔽。
  规则：铜岛边缘距电感外沿≥1mm，避免直接耦合。

---

4. 设计验证方法

1. 热成像测试：
   对比有无地平面的电感温升（如FLIR热像仪），确保ΔT < 15℃。
2. 效率测量：
   使用功率分析仪（如Keysight N6705C），计算全负载范围效率差异。
3. 近场EMI扫描：
   用磁场探头（如R&S HZ-15）检测30MHz~1GHz频段辐射强度，目标值 < 30dBμV/m。

---

5. 典型设计示例

5.1 手机快充电路（20W PD）

• 电感类型：屏蔽电感（TDK VLS5045）
• 处理方式：保留完整地平面，第二层铺铜屏蔽。
• 实测结果：效率92.3%，EMI Class B达标。

5.2 工业电机驱动（48V/10A）

• 电感类型：非屏蔽绕线电感（Coilcraft SER2918）
• 处理方式：底层完全挖空，第三层十字分割。
• 实测结果：涡流损耗降低18%，温升下降12℃。

---

6. PCB布局关键规则

• 安全间距：
  电感本体与周围元件间距 ≥ 2倍本体高度（防磁场耦合）。
• 电流环路：
  输入/输出电容尽量靠近电感引脚，环路面积最小化。
• 过孔阵列：
  若保留地平面，在电感下方打 散热过孔阵列（孔径0.3mm，间距1.5mm）。

---

总结

功率电感下方地平面处理需权衡 效率、散热、EMC、结构 四要素：

• 高频/非屏蔽电感：优先挖空 + 局部屏蔽；
• 低频/屏蔽电感：保留地平面 + 散热优化。
  建议通过实测数据驱动决策，避免仅依赖经验规则。