matlab simulink和modelsim联仿验证verilog代码问题
想搭建一下matlab和fpga程序联仿的平台,试了一下并不那么容易,陆续记录一下问题吧:最理想的hdl验证方式应该是FPGA在环仿真,因为控制部分的运算交给了fpga,整个仿真的速度能提起来且更实际化。但因为maltab硬件支持组件(xlinx的在环verify支持组件)很难下载成功,所以只能先进行代码的验证。Matlab支持生成hdl代码,但显然不如直接写的可靠高效,故需要先写好.v的hdl文件。关键步骤总结如下:确保安装了hdl code 和verify等组件,或matlab高版本自动包含
原创
2020-07-07 22:22:55 ·
1747 阅读 ·
0 评论