本文介绍了SystemVerilog的基础语法，包括验证流程、数据类型如Logic、双状态类型、定宽数组、常量数据、数组操作、动态数组、队列以及typedef和枚举类型的应用。通过实例展示了如何在验证环境中有效地使用这些语法特性。
一、验证导论：
作为一个验证工程师，最重要的原则是“程序漏洞利大于弊”
设计流程：1）阅读硬件规范，解析其中的自然语言表述。2）使用RTL代码之类的机器语言创建相应的逻辑。
验证流程：1）阅读硬件规范，制定验证计划。2）创建测试来检查RTL代码是否实现所有特性。
单一的BFM测试平台：
多个BFM测试平台：
二、数据类型：
1、Logic：任何使用wire或者reg的信号在测试平台是都可使用logic。（注意：对于双向总线的信号不能用logic，只能用wire）
2、双状态数据类型：有利于提高仿真器的性能并减少内存。最简单的双状态类型是bit，无符号的。另外4种带符号位的双状态数据类型：byte、shortint、int、longint。
例： 
扩展：对四态信号的检查：（$isunknown）
例：对iport信号的检测
3、定宽数组：例：
最低0.47元/天 解锁文章
扫一扫
1915
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
