耀程工的博客

原创 SPI总线中CS信号的处理

因需要在上下电SPI的CS信号需要跟随VCC，去保证设备不被选择，因此CS需要用电阻上拉到VCC

原创 收音机tuner芯片的layout原则

收音机tuner芯片的layout1.FM-RF、AM-RF、DAB-RF电路的阻抗要求50Ω，邻层地挖空，隔层地参考。2.RF天线元件紧凑放在TUNER芯片端口处，TUNER芯片紧邻TUNER 天线3.RF天线供电元件 与TUNER供电滤波元件（不包括耦合电容）与tuner芯片和RF电路异面放置。晶振也可以与tuner芯片异面放置。4.IIS SPI信号走在内层并包地，放置干扰audio信号。5.tuner上不是太重要的元件，易产生干扰信号的器件与tuner IC异面放置。...

原创 多个信号并行走线的layout处理

在总线布线等情况下，当多条信号线长距离并排时，应采取串扰对策，例如每隔几个线插入一个接地信号线。同时注意不要长时间并排走线在高速信号布线的正上方或下方。

原创 对差分信号的layout处理

◼ 将接地屏蔽应用于差分接线时，请注意接地屏蔽太靠近差分接线可能会对差分组合产生强烈影响。• 在接地屏蔽的布线中，其间隙必须至少是差分信号布线间距的两倍。

原创 2021-08-23对高速信号的接地处理

特别是在对高速信号应用接地屏蔽的情况下，请注意屏蔽的均匀性。• 对高速信号应用接地屏蔽时，请注意以下几点： 不要改变信号和接地屏蔽之间沿其路径的间距； 不要因为过孔而将接地屏蔽分成几部分； 并且尽可能不要让接地屏蔽的布线宽度发生变化。...

原创 DDR压力测试的内容

•DDR压力测试内容： 它通常测试系统时序、时钟、工作电压、同步切换，以及CPU、缓存、总线和DDR内存的冷却。

原创 在芯片扇出处，差分线参考层描述

原创 PDN设计时不同尺寸电容的电感量---布线 过孔位置 电容封装

原创 PDN 电源分配网络设计步骤 PDN layout步骤

1.首先参考芯片的参考设计，设计原理图，一般copy就可以；针对特殊情况，可以优化设计，优化去耦电容；2.设计叠成结构，GND与电源层越近越好，建议参考demo；3.放置去耦电容；4.连接去耦电容；5.布线关键电源网络及GND;6.PDN仿真；PDN设计建议和参考板一模一样，否则自己会画死。...

原创 晶振/晶体布线原则

1.晶振走线在TOP层50欧姆，顶层挖开GND，晶振模块远离其他器件2.晶体模块下面第二层挖开，第三层铺完整GND;3.走线仅可能短，两根线尽量等长且尽量紧密耦合；4.将负载电容和反馈电阻放置在晶体附近，以减少寄生参数的影响。5.不要将信号轨迹穿过晶体和平面下面的区域。...

原创 用HBM模型测量电子元件ESD等级的方法 2021-05-29

用HBM模型测量电子元件ESD等级的方法HBM的ESD测试规格有AEC-Q200-002和IEC61000-4-2等，HBM模型常熟如下表所示因规格有所不同。规格名 充电用电容器 Cd（pF） 放电用电阻 Rd （Ω） AEC-Q200-002 150 2000 IEC61000-4-2 150 330 AEC-Q200-002HBM的ESD测试电路及放电电流波形如图1、图2所示。（i） 开关2为断开状态，开关1闭合，施加高压电源，充电用电容

原创 不同标准下的ESD HBM模型 2021-05-29

不同标准下的ESD HBM模型HBM的ESD测试规格有AEC-Q200-002和IEC61000-4-2等，不同标准下的HBM模型如下：规格名 充电用电容器 Cd（pF） 放电用电阻 Rd （Ω） AEC-Q200-002 150 2000 IEC61000-4-2 150 330 AEC-Q200-002HBM的ESD测试电路及放电电流波形如图1、图2所示。（i） 开关2为断开状态，开关1闭合，施加高压电源，充电用电容器（Cd）存储电量。

原创 电子元件抗ESD能力测试方法 2021-05-29

电子元件抗ESD能力测试方法人体和设备所携带的静电向整机及电子元件放电时，由于增加了冲击性的电磁能量，则产品必须具备一定量ESD耐力。ESD耐性测试方法根据产生静电的模型，分为以下三种：①HBM、②MM、③CDM。其中，一般较多用作电容器ESD耐性测试方法的是HBM。① HBM （Human Body Model：人体模型） 假设由人体静电放电时的测试 ② MM （Machine Model：机械模型） 假设由机械静电放电时的测试 ③..