2018年9、10月总结

感觉这两个月的状态没有之前好，干的活都比较琐碎，比如修改之前的板子，然后画一些测试板之类。有时候觉得很忙，有时候比较闲，但是也没有去学习新的东西，因为没有目的性，也不知道学什么。

其实人真的是很容易被同化的，被周围的环境同化。之前刚进去的时候我想着这两年努力把基础学扎实了，之后可以去换个硬件工程师的工作，毕竟单纯画layout其实也比较枯燥。但是我现在觉得做layout也挺好的，毕竟不用像硬件工程师那样考虑那么多，毕竟这份工作对于我来说也只是一份工作而已，讨厌谈不上，但是也没有多喜欢。也就过了两个月，但是真的没有激情了。在这个公司工作，很安逸，或许安逸过头了。

不知道各位的状态是怎么样的，假如有工作几年的过来人分享一下经验那是最好不过啦，哈哈哈哈。

最后放一下近期的错误总结，真的是要细心细心再细心。

1. 接插件的方向要确保没问题，就算是自己很熟悉的器件，发给板厂之前最好也检查一遍。
2. 确保器件之间相互没有干涉，因为有一些虽然place_bound_top相互重叠，但是是可以忽略的，所以不能只看place_bound，但是也要确保真的没有干涉之后再waive。
3. SATA接口的RX和TX焊盘下面不能铺铜，然后RX和TX做包地处理并且使用圆弧走线。
4. 电源部分的宽度一定要确保，尽量不要让其他走线分割平面，看能不能从其它层走线，假如不能也要尽量让被分割的区域尽可能的小。
5. Layout之前一定要先把规则设置好（因为假如是修改之前的板子，我都会直接套用他们的规则，这个习惯挺不好的，得改。）每个公司可能都略有不同，得按照自己公司的来。我们这边是线宽大于等于4mil，线距大于等于4mil（但是line to via的间距可以3.7mil，这样确保BGA那边好出线。）因为小于4mil板厂是要加收钱的。然后最好不要设置neck的距离，假如需要走线宽小一点的可以设一个区域规则，因为这样就方便之后检查，确保除了这个区域之外的其他走线都是符合规范的。
6. 非高速线，像GPIO之类的，优先级是最低的，为了保证其他走线，这几条线怎么绕都没关系。
7. 最后铺地之后，最好将铜皮都修改一下，有些没必要的删除，比如只有一个过孔的一小块铜皮，其实没什么用。可以将动态铜皮转成静态之后修改。

解释一下为什么TX和RX焊盘下面不能敷铜：

TX、RX是高速信号，所以是需要考虑阻抗的。它在走线状态下的阻抗是以地平面（也许是电源，看你第二层是什么了）作为参考平面，但是走到焊盘那边的时候，它本来的参考是两边的GND网络的焊盘，假如它下面仍旧敷铜的话，它的参考就会有两个，那么计算出来的阻抗也会有很大变化。一旦高速信号的阻抗有很大变化的话，它的信号质量是很差的，所以TX和RX焊盘下面不能敷铜的原因就是防止阻抗突变。