夜风微凉的博客

本文档持续更新收集在RVISCV学习过程中的链接汇总RISC-V 指令集概括   RISC-V(发音为“risk-five”)是一种新型指令集体系结构(ISA)。Risc-V的基础指令集是整数指令集，在任何架构方案中，必须完整实现基础的整数指令集。   RISC-V的基础指令集主要通过整数寄存器的长度来区分，比如RV32I，在该指令集方案中，整数寄存器的长度为32位，在RV64I指令集方案中，整数寄存器的长度为64位。对于RV32I，由于整数寄存器是32位，所以可以提供2^32=4GB的地址访问空间

本文基于RISCV内核的MCU-GD32VF103在SEGGER Embedded Studio 5.40a / JLink V10开发环境下进行进行Lua解释器进行移植。

情不知所起，一往而深01GD32VF103简介根据官网简介GD32VF103系列MCU采用了全新的基于开源指令集架构RISC-V的Bumblebee处理器，是由兆易创新芯来科技面向物联网及超低功耗场景应用自主联合开发的一款商用RISC-V处理器。 主要性能参数： 频率高达108 MHz 单周期乘法器和多周期硬件除法器 多达68个可屏蔽的外设中断，具有16个优先级 闪存大小从16KB到128KB，SRAM大小最大为32KB 三种省电模式：

本文在RT-Thread版本裸板RV-MCU和FT2232调试器的硬件基础之上，针对SEGGER Embedded Studio（SES）进行开发环境的搭建。