Mr.W的博客

概述：本文对mtd的整个结构进行了分析，分析得并非很深入，但可以了解大体框架和目录结构，另外本文会对源码文件进行分析，大致描述其作用，文中关于oob相关部分并未涉及到，针对本文的内容中，如有不恰当的地方，请留言指教，多谢3 驱动结构3.1 源码结构3.1.1 文件结构drivers/mtd/：chips目录：nor flash的驱动程序位于该目录，目录下的文件包含nor flash的一些操作接口，其中nor flash分cfi和jedec两种，其他则是除前面两种以外的，cfi_cmdset_0

1 Flash介绍1.1 Nor flash和Nand flashNor flash ：读快，写慢，擦除慢，引脚多，地址线和数据线分开，但读写操作简单Nand flash ：读稍微比nor慢，但写和擦除较快，容量大，但存在坏块和位反转，地址和数据引脚复用，读写操作比较复杂2 axi emc介绍2.1 概述axi emc是fpga的一个ip core，axi 外部存储控制器，支持sram，nor flash ，psram，cellularRAM，IP核使用AXI4接口，支持32bit和64bit的

声明：文中若有不合理的地方，欢迎讨论学习及指正，本文仅仅涉及软件部分的代码，不阐述逻辑代码的实现。功能：通过AD9361芯片实现无线组网，能实现视频、文件、音频等传输，其基本原理是在Linux内核层添加一个网卡设备，进行网络包的传输，其过程和真实的网卡一致，通过MAC层从物理设备收发上次协议栈的数据。整体框架：程序分析：分配接收缓冲区缓冲区用于接收数据，防止数据突发量太大无法处理，分配函数实现如下：ringBuffer = ringbuffer_malloc();注册一个网

AXI DMA概述：XILINX提供的AXI DMA支持Scatter/Gather mode和Direct Register mode数据位宽支持32,64,128,256,512,1024bits，stream数据位宽支持8,16,32,64,128,256,512,1024bits，这里数据位宽表示DDR到上图中DataMover的数据位宽，stream数据位宽表示的DataMover到设备的数据位宽，表示一次可以传输多少位的数据。最高支持64bit地址。 AXI DMA在Scatte

ZYNQ概述： ZYNQ是一款ARM+FPGA集一身的SOC，其中ARM 包含两个Cortex A9核，支持多数通用接口，CPU频率最高支持1G Hz，每个CPU拥有独立的32KB L1数据高速缓存和指令高速缓存，在多处理配置中APU使两个CPU共享512KB的L2高速数据缓存和指令高速缓存，芯片GPIO总数118个，PS 54个，PS到PL有64个，下图是详细的引脚分布。PS与PL之间可通过AXI总线交互，其中有AXI HP 与AXI GP两种，不同的在于HP是高速的，...