2021-11-13

SDRAM控制器设计思路

寄存器传输级示意图
数据输入分为外存和IO设备进入数据，首先进入到寄存器簇文件，多路复选器进入ALU处理部分，时序逻辑的reg可以保存中间数据，每当完成一个关键功能会有一个标志位并进入下一个状态reg，控制器会更新状态reg，输出控制信息或者数据，控制前面不同分时模块的使能或者授权。
正向设计思路一般为已经制定好CPU的设计目标和思路，划分数据通路，画出对应的组件reg级别的进行拼接，例如ALU组件的RTL，最后，通过控制器控制数据的流动，一般以熟悉的IP软核直接连接。

![在这里插入图片描述]
给ref write read开关布置总线开关，控制总线上的req信号经过仲裁机处理会返回en，在不同模块处于工作状态中会被优先级高的req打断进入内部的预充电PRE状态，关闭en。
对于一般的控制器就特别的复杂，数据通路没有那么流畅，是一种逆向设计，只能仿照SDRAM芯片的时序图进行开发。